| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明提供一种半导体器件及其制造方法，该半导体器件包括：半导体衬底(10)，沟槽(16a)和沟槽(16b)形成于该衬底中；掩埋在沟槽(16a)中的器件隔离膜(32a)，其包括衬膜，该衬膜包括氮化硅膜(20)和二氧化硅基绝缘材料的绝缘膜(28)；掩埋在沟槽(16b)的底部中的器件隔离膜(32b)；以及电容器，其形成于该第二沟槽(16b)的上部的侧壁上，并且该电容器包括作为第一电极的杂质扩散区域(40)、二氧化硅基绝缘膜的电容器介电膜(43)、和第二电极(46)。本发明允许使用具有这种结构的逻辑LSI，该结构能控制将要由沟槽隔离施加的机械应力和将要被混合的存储器元件，而不会降低存储器元件的特性。 | ||
| 申请公布号 | CN1734769A | 申请公布日期 | 2006.02.15 |
| 申请号 | CN200510004566.2 | 申请日期 | 2005.01.17 |
| 申请人 | 富士通株式会社 | 发明人 | 菅谷慎二;桥本浩一;鹰尾义弘 |
| 分类号 | H01L27/10(2006.01);H01L21/8242(2006.01);H01L21/8244(2006.01) | 主分类号 | H01L27/10(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 张龙哺;张浴月 |
| 主权项 | 1.一种半导体器件，其特征在于包括：半导体衬底，具有形成于其中的第一沟槽和第二沟槽；第一器件隔离膜，包括：衬膜，其沿着该第一沟槽的内表面形成，且包括氮化硅膜；以及二氧化硅基绝缘材料的绝缘膜，其掩埋在形成有该衬膜的该第一沟槽中；第二器件隔离膜，掩埋在该第二沟槽的底部；以及电容器，形成于该第二沟槽的侧壁的上部上，该电容器包括：作为第一电极的杂质扩散区域，其形成于该半导体衬底中；二氧化硅基绝缘材料的电容器介电膜，其形成于该第二沟槽的侧壁上；以及第二电极，其形成于该电容器介电膜上。 | ||
| 地址 | 日本神奈川县 | ||