| 发明名称 | 0.8微米硅双极互补金属氧化物半导体集成电路制造工艺 | ||
| 摘要 | 本发明公开了一种改进的0.8微米BICMOS集成电路制造工艺，在N阱中形成DP阱，具体包括如下的步骤：在P型衬底上使用离子注入和热推进工艺形成N阱和P阱；在N阱中形成DP阱，首先使用光刻胶定义DP阱区域，再使用离子注入形成DP阱；采用LOCOS工艺形成多个隔离区域并形成有源区，隔离区域与形成的阱的位置相符；制作栅氧化层和电容器元件；其中，高压器件和低压器件的栅氧化层在同一次氧化步骤中完成；制作CMOS器件和Bipolar器件；其中，在具有DP阱的N阱上形成隔离NMOS器件和Bipolar NPN器件；制作金属层间连线和钝化层。本发明能简化流程、成本降低。在制造具有良好性能的BiCMOS器件的同时使工艺流程也更加合理。 | ||
| 申请公布号 | CN1734748A | 申请公布日期 | 2006.02.15 |
| 申请号 | CN200410053723.4 | 申请日期 | 2004.08.13 |
| 申请人 | 上海先进半导体制造有限公司 | 发明人 | 乔琼华;邵凯;龚大卫 |
| 分类号 | H01L21/8249(2006.01) | 主分类号 | H01L21/8249(2006.01) |
| 代理机构 | 上海专利商标事务所有限公司 | 代理人 | 陈亮 |
| 主权项 | 1.一种改进的0.8微米BICMOS集成电路制造工艺，其特征在于，在N阱中形成DP阱，具体包括如下的步骤：在P型衬底上使用离子注入和热推进工艺形成N阱和P阱；在N阱中形成DP阱，首先使用光刻胶定义DP阱区域，再使用离子注入形成DP阱；采用LOCOS工艺形成多个隔离区域并形成有源区，所述隔离区域与形成的阱的位置相符；制作栅氧化层和电容器元件；其中，所述高压器件和低压器件的栅氧化层在同一次氧化步骤中完成；制作CMOS器件和Bipolar器件；其中，在所述具有DP阱的N阱上形成隔离NMOS器件和Bipolar NPN器件；制作金属层间连线和钝化层。 | ||
| 地址 | 200233上海市虹漕路385号 | ||