发明名称 物理量感测器
摘要 本发明揭示一种物理量感测器,其系采用复数个压电感测器及一导电性重量部分构成,该等复数个压电感测器各具有第一及第二半导体层,从而实现电阻及端子,且该导电性重量部分与一绝缘膜之一开口相关,该绝缘膜部分地曝露一基板之主表面。该等二半导体层均从该绝缘膜上之该开口的周边向内伸入该开口,以便以浮动方式三维式支撑该导电性重量部分,从而实现三维位移。一电容电极层系配置于该基板主表面上的该开口之底部中,以便与该导电性重量部分建立电容。根据电阻变化及电容变化来侦测该导电性重量部分之位移。因此便可采用缩小之晶片尺寸来侦测物理量诸如加速度、振动及倾斜。
申请公布号 TWI248686 申请公布日期 2006.02.01
申请号 TW094103763 申请日期 2005.02.04
申请人 山叶股份有限公司 发明人 大桥敏雄
分类号 H01L29/84 主分类号 H01L29/84
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种物理量感测器,其包括: 一基板; 一具有一开口之绝缘膜,其系形成以部分地曝露该 基板之一主表面; 复数个压电感测器,其各具有两个端子,其中各压 电感测器系构成为将其一感测部分配置于该开口 中,同时由该等两个端子支撑,该等两个端子系附 着于该绝缘膜上且位于该开口之周边的不同位置 上,且其中各压电感测器包括一第一半导体层、一 第二半导体层及一导电性重量部分,该第一半导体 层具有一线圈状绕组图案,其从该绝缘膜之该开口 的周边向内伸入该开口中,该第二半导体层具有一 线圈状绕组图案,其从该绝缘膜之该开口的周边向 内伸入该开口中,该导电性重量部分将位于该开口 中的该等第一及第二半导体层之内部末端相互连 接,由此附着于该绝缘膜上的该等第一及第二半导 体层之外部末端系用以形成该等两个端子,且该等 第一及第二半导体层以浮动方式于该开口中支撑 该导电性重量部分,以便利用其实现三维位移;以 及 一电容电极层,其系配置于该基板主表面上的该开 口之底部中,以便形成该电容电极层与该导电性重 量部分之间的电容, 由此根据该等第一及第二半导体层之电阻变化及 该电容之变化来侦测该导电性重量部分之位移。 2.如请求项1之物理量感测器,其进一步包括一第二 电容电极层,其一末端系固定于该绝缘膜且其建立 相对于该等第一及第二半导体层之第二电容,其中 参考该第二电容的变化来侦测该导电性重量部分 之位移。 3.如请求项1之物理量感测器,其中该等第一及第二 半导体层之外部末端系附着于该绝缘膜的该开口 之相对位置处。 4.一种物理量感测器,其包括: 一基板; 一具有一开口之绝缘膜,其系形成以部分地曝露该 基板之一主表面; 复数个压电感测器,其各具有两个端子及一感测部 分,其中该感测部分系由该等两个端子以浮动方式 支撑于该开口中,该等两个端子系附着于该绝缘膜 之该开口的周边中之不同位置,且其中各压电感测 器包括第一及第二半导体层,其系彼此平行地从该 绝缘膜之该开口的周边向内伸入该开口中,以及一 导电性重量部分,其将该开口中的该等第一及第二 半导体层之内部末端相互连接,由此该等第一及第 二半导体层之外部末端系连接于该绝缘膜上,以便 形成该等两个端子,且该等第一及第二半导体层支 撑该导电性重量部分,以便利用其实现三维位移; 以及 一电容电极层,其系配置于该基板主表面上的该开 口之底部中,以便形成该导电性重量部分与该电容 电极层之间的电容, 由此根据该等第一及第二半导体层之电阻变化及 该电容之变化来侦测该导电性重量部分之位移。 5.一种物理量感测器,其包括: 一基板; 一具有一开口之绝缘膜,其系形成以部分地曝露该 基板之一主表面; 复数个压电感测器,其各具有一感测部分及两个端 子,其中该感测部分系以悬臂方式相对于该开口而 受到支撑,且其中各压电感测器包括第一及第二半 导体层,其系彼此平行地从该绝缘膜之该开口的周 边向内伸入该开口中,以及一导电性重量部分,其 将该开口中的该等第一及第二半导体层之内部末 端相互连接,由此该等第一及第二半导体层之外部 末端系附着于该绝缘膜上,以便形成该等两个端子 ,且该等第一及第二半导体层支撑该导电性重量部 分,以便利用其实现三维位移;以及 复数个电容电极层,其系配置于该基板主表面上的 该开口之底部中,以便分别形成该导电性重量部分 与该等电容电极层之间的电容, 由此根据该等第一及第二半导体层之电阻变化及 该等电容之变化来侦测该导电性重量部分之位移 。 图式简单说明: 图1显示装备有依据本发明一项较佳具体实施例之 物理量感测器的一IC装置之透视图; 图2显示模拟该物理量感测器之实际表现的等效电 路之电路图; 图3显示在图1所示IC装置的制造方法中关于绝缘膜 之形成的第一步骤之断面图; 图4显示在图1所示IC装置的制造方法中关于多晶矽 沈积之第二步骤之断面图; 图5显示在图1所示IC装置的制造方法中关于图案化 及沈积之第三步骤之断面图; 图6显示在图1所示IC装置的制造方法中关于钝化及 开口形成之第四步骤之断面图; 图7显示与图3所示第一步骤有关的一电晶体相关 区域之断面图; 图8显示与图4所示第二步骤有关的该电晶体相关 区域之断面图; 图9显示与图5所示第三步骤及图6所示第四步骤有 关的该电晶体相关区域之断面图; 图10显示该制造方法之一修改范例中关于绝缘膜 形成及多晶矽沈积之一电晶体相关区域之断面图; 图11显示该制造方法之该修改范例中关于多晶矽 图案化及连接孔形成之该电晶体相关区域之断面 图; 图12显示该制造方法之该修改范例中关于钨沈积 及图案化之该电晶体相关区域之断面图; 图13显示依据本发明第二项具体实施例之物理量 感测器之透视图; 图14显示配置于一压电感测器所用的一基板之主 表面上的电路组件之布局之平面图; 图15显示依据本发明第三项具体实施例之一方位 感测器之透视图,其中一物理量感测器及磁性感测 器系配置于相同基板上; 图16显示关于图15所示方位感测器之一制造步骤之 断面图,其与图5所示第三步骤相似,且其中磁性感 测器系与物理量感测器一起同时形成;以及 图17显示关于图15所示方位感测器之一制造步骤之 断面图,其与图6所示第四步骤相似,且其中磁性感 测器系与物理量感测器一起同时形成。
地址 日本