发明名称 一种实现模拟集成电路相对精度模型的方法
摘要 本发明公开了一种实现模拟集成电路相对精度模型的方法,它包括如下步骤:(1)建立反映工艺状态的普通SPICE器件模型;(2)测试反映该工艺相对精度的实验数据,并总结ΔVt的标准偏差、ΔIon的标准偏差与器件尺寸的关系;(3)在普通SPICE器件模型的基础上,对其中的VTHO、TOX、UO、VSAT参数进行修正,建立对应的相对精度模型;(4)最后将相对精度模型与普通SPICE模型综合到一个模型文件中。本发明可简化模型使用的便利性,提高集成电路设计者的工作效率与准确性。适用于集成电路的设计,进行电路模拟。
申请公布号 CN1728150A 申请公布日期 2006.02.01
申请号 CN200410053291.7 申请日期 2004.07.29
申请人 上海华虹NEC电子有限公司 发明人 邹小卫
分类号 G06F17/50(2006.01) 主分类号 G06F17/50(2006.01)
代理机构 上海浦一知识产权代理有限公司 代理人 丁纪铁
主权项 1.一种实现模拟集成电路相对精度模型的方法,其特征在于,它包括如下步骤:(1)建立反映工艺状态的普通SPICE器件模型,包括各Corner模型;(2)测试反映该工艺相对精度的实验数据,并总结ΔVt的标准偏差、ΔIon的标准偏差与器件尺寸的关系;(3)在普通SPICE器件模型的基础上,对其中的VTHO、TOX、UO、VSAT参数按以下公式进行修正,建立对应的相对精度模型:VTHO=VTHO’+DVTHOUO=UO’*(1+DUO)VSAT=VSAT’*(1+DVSAT)TOX=TOX’*(1+DTOX)其中VTHO’、UO’、VSAT’、TOX’是普通SPICE模型中所对应参数的值,DVTHO、DUO、DVSAT、DTOX是为模拟相对精度现象在对应参数基础上引入的偏差量,其分别按下式计算:DVTHO=A1/sqrt(Width*Length)+B1DUO=A2*(Width*Length)+B2DVSAT=A3/sqrt(Width*Length)+B3DTOX=A4/(Width*Length)+B4/sqrt(Width)+C4/sqrt(Length)其中Width,Length是仿真所用器件沟道宽与长,sqrt为平方根函数,而A1、B1、A2、B2、A3、B3、A4、B4、C4要根据相对精度实验数据进行提取;(4)最后将相对精度模型与普通SPICE模型综合到一个模型文件中。
地址 201206上海市浦东川桥路1188号