发明名称 薄膜电晶体电路、薄膜电晶体电路设计方法、薄膜电晶体电路设计程式、设计程式记录媒体、设计图书馆资料库及显示装置
摘要 一种薄膜电晶体电路包含一个二维分割成晶粒定义区域(10)的结晶化半导体薄膜(5)、薄膜电晶体以及与该薄膜电晶体互连的布线。结晶化半导体薄膜各区域容纳一大于预定尺寸的晶粒(SX),各薄膜电晶体具有一个通道区域设置在该晶粒定义区域(10)的一对应晶粒定义区域的位置。
申请公布号 TW200603070 申请公布日期 2006.01.16
申请号 TW094116008 申请日期 2005.05.17
申请人 液晶先端技术开发中心股份有限公司 发明人 河内玄士朗
分类号 G09G3/36 主分类号 G09G3/36
代理机构 代理人 蔡清福
主权项
地址 日本