| 发明名称 |
Multiple processor cache intervention associated with a shared memory unit |
| 摘要 |
According to some embodiments, multiple processor cache intervention is provided in connection with a shared memory unit.
|
| 申请公布号 |
US2005289302(A1) |
申请公布日期 |
2005.12.29 |
| 申请号 |
US20040878908 |
申请日期 |
2004.06.28 |
| 申请人 |
BARRY PETER J;MURNANE SEAMUS N |
发明人 |
BARRY PETER J.;MURNANE SEAMUS N. |
| 分类号 |
G06F12/00;G06F12/08;(IPC1-7):G06F12/00 |
主分类号 |
G06F12/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
