发明名称 |
VERTEILTER LOGIK-ANALYSATOR ZUR VERWENDUNG IN EINEM HARDWARE-LOGIKEMULATIONSSYSTEM |
摘要 |
|
申请公布号 |
DE69826859(T2) |
申请公布日期 |
2005.12.29 |
申请号 |
DE19986026859T |
申请日期 |
1998.05.18 |
申请人 |
QUICKTURN DESIGN SYSTEMS, INC. |
发明人 |
SAMPLE, P. |
分类号 |
G01R31/28;G01R31/3177;G01R31/3185;G06F11/22;G06F11/25;(IPC1-7):G06F11/25;G01R31/318 |
主分类号 |
G01R31/28 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|