| 主权项 |
1.一种堆叠晶片半导体封装件,系包括:一晶片承载件,其系用以提供该半导体封装件与外部装置电性连接;至少一第一晶片,其具有一相对成平行之两边布设有焊垫之作用表面及一相对之用以黏置于该晶片承载件上的非作用表面;至少一第二晶片,其具有一于单边布设有焊垫之作用表面及一相对之用以黏置于该第一晶片非布设有该焊垫之作用表面上的非作用表面;一间隔晶片,其具有一与该第二晶片以并排的方式黏置于该第一晶片非布设有该焊垫之作用表面上的下表面以及一相对之上表面;至少一第三晶片,其具有一相对成平行之两边布设有焊垫之作用表面及一相对之用以黏置于该第二晶片作用表面及该间隔晶片上表面的非作用表面;复数条焊线,系用以电性连接该第一晶片、第二晶片及第三晶片至该晶片承载件上;以及一封装胶体,其系形成于该晶片承载件上并包覆住该第一晶片、第二晶片、第三晶片、间隔晶片与焊线。2.如申请专利范围第1项之堆叠晶片半导体封装件,其中,该第一晶片与该第三晶片尺寸相同;且该第二晶片尺寸系小于该第一晶片及该第三晶片。3.如申请专利范围第1项之堆叠晶片半导体封装件,其中,该第二晶片系以不相互干扰彼此打线接合之方式接置于该第一晶片上。4.如申请专利范围第3项之堆叠晶片半导体封装件,其中,该第二晶片布设有焊垫之一边系突出于该第一晶片未布设有焊垫之一边。5.如申请专利范围第3项之堆叠晶片半导体封装件,其中,该间隔晶片系与该第二晶片以并排之方式接置于该第一晶片上。6.如申请专利范围第5项之堆叠晶片半导体封装件,其中,该间隔晶片之厚度系相等于该第二晶片之厚度。7.如申请专利范围第1项之堆叠晶片半导体封装件,其中,该第三晶片系以不相互干扰彼此打线接合之方式接置于该第二晶片及该间隔晶片上。8.如申请专利范围第7项之堆叠晶片半导体封装件,其中,该第三晶片系以布设有该焊垫之相对两边平行于第一晶片上所布设相对两边之焊垫的方式接置于该第二晶片及该间隔晶片上。9.如申请专利范围第1项之堆叠晶片半导体封装件,其中,该第一晶片与该第三晶片系为一快闪记忆体晶片;该第二晶片系为一控制该快闪记忆体晶片之控制晶片。10.一种堆叠晶片半导体封装件,系包括:一晶片承载件,其系用以提供该半导体封装件与外部装置电性连接;至少一第一晶片,其具有一相对成平行之两边布设有焊垫之作用表面及一相对之用以黏置于该晶片承载件上的非作用表面;至少一第二晶片,其具有一于单边布设有焊垫之作用表面及一相对之用以黏置于该第一晶片非布设有该焊垫之作用表面上的非作用表面;至少一第四晶片,其具有一于单边布设有焊垫之作用表面,及一相对之用以与该第二晶片透过并排的方式黏置于该第一晶片作用表面上的非作用表面;至少一第三晶片,其具有一相对成平行之两边布设有焊垫之作用表面及一相对之用以黏置于该第二晶片作用表面及该第四晶片上表面的非作用表面;复数条焊线,系用以电性连接该第一晶片、第二晶片、第三晶片及第四晶片至该晶片承载件上;以及一封装胶体,其系形成于该晶片承载件上并包覆住该第一晶片、第二晶片、第三晶片、第四晶片与焊线。11.如申请专利范围第10项之堆叠晶片半导体封装件,其中,该第一晶片与该第三晶片尺寸相同;且该第二晶片与该第四晶片之尺寸系小于该第一晶片及该第三晶片。12.如申请专利范围第10项之堆叠晶片半导体封装件,其中,该第二晶片及该第四晶片系以并排且不相互干扰彼此打线接合之方式接置于该第一晶片上。13.如申请专利范围第12项之堆叠晶片半导体封装件,其中,该第二晶片与该第四晶片分别将其具有该焊垫之一边,突出于该第一晶片未布设有该焊垫之一边及相对之另一边。14.如申请专利范围第12项之堆叠晶片半导体封装件,其中,该第二晶片之厚度系相等于该第四晶片之厚度。15.如申请专利范围第10项之堆叠晶片半导体封装件,其中,该第三晶片系以不相互干扰彼此打线接合之方式接置于该第二晶片及该第四晶片上。16.如申请专利范围第15项之堆叠晶片半导体封装件,其中,该第三晶片系以布设有该焊垫之相对两边平行于第一晶片上所布设相对两边之焊垫的方式接置于该第二晶片及该第四晶片上。17.如申请专利范围第10项之堆叠晶片半导体封装件,其中,该第一晶片与该第三晶片系为一快闪记忆体晶片;该第二晶片与该第四晶片系为一控制该快闪记忆体晶片之控制晶片。18.一种堆叠晶片半导体封装件制法,系包括:将至少一第一晶片之非作用表面接置于一晶片承载件上,其中,该第一晶片具有一相对成平行之两边布设有焊垫之作用表面及一相对之用以黏置于该晶片承载件上的非作用表面;以并排且不干扰该第一晶片焊线接合的方式,接置一第二晶片之非作用表面及一间隔晶片之下表面于该第一晶片之作用表面上,其中,该第二晶片具有一于单边布设有焊垫之作用表面及一相对之用以黏置于该第一晶片非布设有该焊垫之作用表面上的非作用表面;透过焊线接合之方式电性连接该第一晶片及该第二晶片至该晶片承载件上;以不干扰该第二晶片焊线接合的方式,接置一第三晶片之非作用表面于该第二晶片之作用表面及该间隔晶片之上表面上,并透过焊线接合方式电性连接该第三晶片至该晶片承载件上,其中,该第三晶片具有一相对成平行之两边布设有焊垫之作用表面及一相对之用以黏置于该第二晶片作用表面及该间隔晶片上表面的非作用表面;以及形成一封装胶体于该晶片承载件上,藉以包覆该第一晶片、第二晶片、第三晶片、间隔晶片与焊线。19.如申请专利范围第18项之堆叠晶片半导体封装件制法,其中,该第一晶片与该第三晶片尺寸相同;且该第二晶片尺寸系小于该第一晶片及该第三晶片。20.如申请专利范围第18项之堆叠晶片半导体封装件制法,其中,该第二晶片布设有焊垫之一边系突出于该第一晶片未布设有焊垫之一边。21.如申请专利范围第20项之堆叠晶片半导体封装件制法,其中,该间隔晶片之厚度系相等于该第二晶片之厚度。22.如申请专利范围第18项之堆叠晶片半导体封装件制法,其中,该第三晶片系以布设有该焊垫之相对两边平行于第一晶片上所布设相对两边之焊垫的方式接置于该第二晶片及该间隔晶片上。23.一种堆叠晶片半导体封装件制法,系包括:将至少一第一晶片之非作用表面接置于一晶片承载件上,其中,该第一晶片具有一相对成平行之两边布设有焊垫之作用表面及一相对之用以黏置于该晶片承载件上的非作用表面;以并排且不干扰该第一晶片焊线接合的方式,接置一第二晶片之非作用表面及一第四晶片之非作用表面于该第一晶片之作用表面上,其中,该第二晶片及第四晶片分别具有一于单边布设有焊垫之作用表面及一相对之用以黏置于该第一晶片非布设有该焊垫之作用表面上的非作用表面;透过焊线接合之方式电性连接该第一晶片、该第二晶片及该第四晶片至该晶片承载件上;以不干扰该第二晶片及该第四晶片焊线接合的方式,接置一第三晶片之非作用表面于该第二晶片及该第四晶片之作用表面上,并透过焊线接合方式电性连接该第三晶片至该晶片承载件上,其中,该第三晶片具有一相对成平行之两边布设有焊垫之作用表面及一相对之用以黏置于该第二晶片作用表面及该第四晶片上表面的非作用表面;以及形成该封装胶体于该晶片承载件上,藉以包覆该第一晶片、第二晶片、第三晶片、第四晶片与焊线。24.如申请专利范围第23项之堆叠晶片半导体封装件制法,其中,该第一晶片与该第三晶片尺寸相同;且该第二晶片与该第四晶片之尺寸系小于该第一晶片及该第三晶片25.如申请专利范围第23项之堆叠晶片半导体封装件制法,其中,该第二晶片与该第四晶片分别将其具有该焊垫之一边,突出于该第一晶片未布设有该焊垫之一边及相对之另一边。26.如申请专利范围第25项之堆叠晶片半导体封装件制法,其中,该第二晶片之厚度系相等于该第四晶片之厚度。27.如申请专利范围第23项之堆叠晶片半导体封装件制法,其中,该第三晶片系以布设有该焊垫之相对两边平行于第一晶片上所布设相对两边之焊垫的方式接置于该第二晶片及该第四晶片上。图式简单说明:第1图为习知堆叠晶片半导体封装件之局部剖视图;第2图为习知堆叠晶片半导体封装件可能造成的问题之示意图;第3图为习知堆叠晶片半导体封装件之局部剖视图;第4图为本发明堆叠晶片半导体封装件之第一实施例之剖面示意图;第5a至5e图为本发明堆叠晶片半导体封装件之第一实施例之制法示意图;以及第6图为本发明堆叠晶片半导体封装件之第二实施例之剖面示意图。 |
