主权项 |
1.一种用于制造一包含复数个垂直堆叠及互连晶圆的三维整合装置之方法,该方法包括以下步骤:提供一具有一前表面(1a)及一后表面(1b)之第一晶圆(1),该第一晶圆的各装置形成于与该第一晶圆之该前表面邻近的一区域(1d)内;在该第一晶圆内形成一从该前表面延伸之通道(12),该通道的特征为在该前表面的一横向尺度(121);在该第一晶圆的该后表面(1b)处将材料从该第一晶圆移除;在该第一晶圆的该后表面内形成一开口(13),从而使该通道曝露,该开口的一横向尺度大于该通道的该横向尺度;在该开口内形成一传导材料层(14);提供一具有一前表面(2a)及一后表面(2b)之第二晶圆(2),该第二晶圆中形成的各装置邻近该第二晶圆之该前表面;在该第二晶圆的该前表面上形成一凸块(27);在该第二晶圆的该前表面(2a)上形成一焊接材料层(26),该等凸块从此处垂直伸出;将该凸块(27)对准该第一晶圆的该后表面中的该开口(13);以及使用该焊接材料层(26)将该第二晶圆焊接至该第一晶圆,使该凸块与该通道电接触。2.如申请专利范围第1项之方法,其进一步包括以下步骤:在该第二晶圆(2)内形成一从该第二晶圆之该前表面(2a)延伸之通道(22),该通道的特征为在该前表面(2a)的一横向尺度(221);在该第二晶圆的该后表面(2b)将材料从该第二晶圆移除;在该第二晶圆的该后表面(2b)形成一开口(23),从而曝露其中的该通道(22),该开口(23)的一横向尺度大于该通道(22)的该横向尺度(221);在该开口内形成一传导材料层(24);提供一具有一前表面(3a)之第三晶圆(3),该第三晶圆中形成的各装置邻近该第三晶圆的该前表面;在该第三晶圆的该前表面(3a)上形成一凸块(37);在该第三晶圆的该前表面(3a)上形成一焊接材料层(36),该等凸块从此处垂直伸出;将该凸块(37)对准该第二晶圆的该后表面中的该开口(23);以及使用该焊接材料层(36)将该第三晶圆焊接至该第二晶圆,使该第三晶圆的该凸块(37)与该第二晶圆的该通道(22)该第二晶圆的该凸块(27)以及该第一晶圆的该通道(12)电接触。3.如申请专利范围第1或2项之方法,其特征为移除材料之该步骤使该晶圆的一厚度小于20m。4.如申请专利范围第1或2项之方法,其进一步包括使用一焊接材料层(16)将一处理板(15)附着于该第一晶圆(1)的该前表面(1a)上之步骤。5.如申请专利范围第1或2项之方法,其进一步包括在该第一晶圆(1)与该第二晶圆(2)之一中形成一传导体(102)且连接至该晶圆内的该通道(12/22)之步骤,该传导体在该晶圆的该等装置之下横向延伸,其特征为该晶圆的该背面中的该开口(103)根据该传导体(102)的横向延伸长度与该通道横向分开。6.如申请专利范围第1或2项之方法,其进一步包括以下步骤:在该第一晶圆的该后表面中形成一额外开口(113);在该额外开口内形成一额外传导材料层(114);在该第二晶圆的该前表面上形成一额外凸块(127);以及将该额外凸块(127)对准该第一晶圆的该后表面中的该额外开口(113);以及其特征为将该第二晶圆焊接至该第一晶圆之该步骤在该额外凸块(127)与该额外传导材料层(114)之间形成一连接,用于该第二晶圆与该第一晶圆之间的热传导。7.如申请专利范围第6项之方法,其特征为该额外传导材料层(114)系与该通道(12)电性绝缘。8.如申请专利范围第2项之方法,其进一步包括以下步骤:在该第二晶圆的该后表面中形成一额外开口;在该额外开口内形成一额外传导材料层;在该第三晶圆的该前表面上形成一额外凸块;及将该额外凸块对准该第二晶圆的该后表面中的该额外开口;以及其特征为将该第三晶圆焊接至该第二晶圆之该步骤在该额外凸块与该额外传导材料层之间形成一连接,用于该第三晶圆与该第二晶圆之间的热传导。9.如申请专利范围第1或2项之方法,其特征为该焊接材料系一热塑材料。10.如申请专利范围第9项之方法,其特征为该热塑材料系聚醯亚胺。11.如申请专利范围第1或2项之方法,其进一步包括将该三维整合装置(100)附着于一多晶片模组(300)之步骤。12.如申请专利范围第1或2项之方法,其进一步包括使用一凸块-通道连接将该三维整合装置(401)附着于一其内形成布线之绝缘层(450)之步骤。13.如申请专利范围第2项之方法,其特征为该第一晶圆及第二晶圆具有快取记忆体装置,而该第三晶圆具有逻辑装置。14.如申请专利范围第2项之方法,其特征为该第一晶圆、第二晶圆及该第三晶圆之至少一个包含一MEMS装置。图式简单说明:图1A至1I系依据本发明之第一项具体实施例显示一3-D整合装置的制造程序中各步骤之示意图。图2A至2F系依据本发明之第二项具体实施例显示一3-D整合装置的制造程序中各步骤之示意图。图3系显示晶圆之间的垂直互连,其依据本发明在晶圆的装置区域之下横向延伸。图4A至4C显示一依据本发明之制造程序,亦用于改进一3-D整合装置中的热传导。图5显示包含一逻辑单元及一3-D堆叠记忆体单元的完整微处理器装置,该记忆体单元系依据本发明制造,其中该等逻辑及记忆体单元系以使用C4技术的2-D互连方案连接于多晶片模组(MCM)上。图6显示包含一逻辑单元及一3-D堆叠记忆体单元之完整微处理器装置,该记忆体单元系依据本发明制造,其中该等逻辑及记忆体单元系以使用凸块/通道连接的2-D传输与接合(transfer and join;T&J)互连方案进行连接。图7显示包含一逻辑单元及一记忆体单元之完整微处理器装置,其中所有单元依据本发明垂直整合。 |