| 主权项 |
1.一种半导体封装构造,包含:一导线架,具有复数条内引脚及一晶片承座;一基板,固定于该晶片承座上;一晶片,固定于该基板上;至少一被动元件,电性连接于于该基板上;复数条第一焊线,用以将该晶片电性连接于该基板;复数条第二焊线,用以将该基板电性连接于该导线架之该内引脚上;以及一封胶体,包封该晶片、该基板、该导线架之内引脚、及该复数条第一及第二焊线。2.依申请专利范围第1项之半导体封装构造,另包含一黏胶(adhesive),用以将该晶片固定于该基板上。3.依申请专利范围第1项之半导体封装构造,其中该被动元件系藉由表面黏着技术(Surface MountedTechnology)固定于该基板上。4.依申请专利范围第1项之半导体封装构造,另包含一黏胶(adhesive),用以将该基板固定于该晶片承座上。5.依申请专利范围第1项之半导体封装构造,其中该封胶体另包封该导线架之晶片承座。6.一种半导体封装构造之制造方法,包含下列步骤:提供一基板;将至少一被动元件电性连接于该基板上;提供一导线架,其具有复数条内引脚、复数条外引脚、及一晶片承座;将该基板固定于该晶片承座上;将一晶片固定于该基板上;提供复数条第一焊线,用以将该晶片电性连接于该基板上;提供复数条第二焊线,用以将该基板电性连接于该导线架之该内引脚上;以及模造一封胶体,包封该晶片、该基板、该导线架之内引脚、该第一焊线、以及该第二焊线。7.依申请专利范围第6项之半导体封装构造之制造方法,其中将该基板固定于该晶片承座上之步骤中,另包含下列步骤:将一黏胶(adhesive)配置于该晶片承座上,用以固定该基板。8.依申请专利范围第6项之半导体封装构造之制造方法,其中将一晶片固定于该基板上之步骤中,另包含下列步骤:将一黏胶(adhesive)配置于该基板上,用以固定该晶片。9.依申请专利范围第6项之半导体封装构造之制造方法,其中将被动元件电性连接于该基板之步.骤,另包含下列步骤:将锡膏涂布于该基板上;将该被动元件置放于该基板上;以及回焊该基板。10.一种半导体封装构造之制造方法,包含下列步骤:提供一基板,其具有复数个第一打线焊垫及复数个第二打线焊垫;将至少一被动元件电性连接于该基板上;将一晶片固定于该基板上;提供复数条第一焊线,用以将该晶片电性连接于该基板之该第一打线焊垫上;模造一第一封胶体,用以包封该晶片、该复数条第一焊线、该被动元件及该基板之部份表面,并裸露出该第二打线焊垫,如此以形成一第一封装构造;提供一导线架,其具有复数条内引脚、复数条外引脚及一晶片承座;将该第一封装构造固定于该晶片承座上;提供复数条第二焊线,用以将该第一封装构造之该基板之该第二打线焊垫电性连接于该导线架之该等内引脚上;以及模造一第二封胶体,用以包封该第一封装构造、该导线架之内引脚、及该复数条第二焊线。11.依申请专利范围第10项之半导体封装构造之制造方法,另包括下列步骤:测试该第一封装构造。12.依申请专利范围第10项之半导体封装构造之制造方法,其中将该第一封装构造固定于该晶片承座上之步骤中,另包含下列步骤:将一黏胶(adhesive)配置于该晶片承座上;以及将该第一封装构造之该基板固定于该晶片承座上。13.依申请专利范围第10项之半导体封装构造之制造方法,其中将一晶片固定于该基板上之步骤中,另包含下列步骤:将一黏胶(adhesive)配置于该基板上,用以固定该晶片。14.依申请专利范围第10项之半导体封装构造之制造方法,其中将被动元件电性连接于该基板之步骤,另包含下列步骤:将锡膏涂布于该基板上;将该被动元件置放于该基板上;以及回焊该基板。15.一种半导体封装构造,包含:一导线架,其具有复数条内引脚及一晶片承座;一第一封装构造,固设于该晶片承座,其系包含:一基板,其具有复数个第一打线焊垫及复数个第二打线焊垫;一晶片,固定于该基板上;至少一被动元件,电性连接于该基板上;复数条第一焊线,用以将该晶片电性连接于该基板之该第一打线焊垫上;以及一第一封胶体,用以包封该晶片、该复数条第一焊线、该被动元件及该基板之部份表面,并裸露出该第二打线焊垫;复数条第二焊线,用以将该第一封装构造之该基板之该第二打线焊垫电性连接于该导线架之该等内引脚上;以及一第二封胶体,用以包封该第一封装构造、该导线架之内引脚、及该复数条第二焊线。16.依申请专利范围第15项之半导体封装构造,另包含一黏胶(adhesive),用以将该晶片固定于该基板上。17.依申请专利范围第15项之半导体封装构造,其中该被动元件系藉由表面黏着技术(Surface MountedTechnology)固定于该基板上。18.依申请专利范围第15项之半导体封装构造,另包含一黏胶(adhesive),用以将该基板固定于该晶片承座上。19.依申请专利范围第15项之半导体封装构造,其中该第二封胶体另包封该导线架之晶片承座。图式简单说明:第1图为先前技术之半导体封装构造之剖面示意图。第2图为先前技术之半导体封装构造之平面示意图。第3图为根据本发明之一实施例之半导体封装构造之剖面示意图。第4图为根据本发明之一实施例之半导体封装构造之平面示意图。第5至8图为根据本发明之一实施例之制造方法之剖面示意图。第9至12图为根据本发明之另一实施例之制造方法之剖面示意图。 |
