| 主权项 |
1.一种具有一辅助命令滙流排之电子系统,包含: 一处理器(processor); 一记忆体(memory),具有不只一个记忆体位置(memory location):以及 一滙流排(bus),连接该处理器至该记忆体,其中该滙 流排包含: 一主命令滙流排(main command bus),系配置以传送一位 址特定命令(address-specific command),其中该位址特定 命令系与一特定记忆体位置相关联;以及 一辅助命令滙流排(supplementary command bus),系配置以 传送一通用指令(general command),其中该通用命令系 一非位址特定命令。 2.如申请专利范围第1项所述之电子系统,其中该滙 流排包含一资料滙流排,供传输资料。 3.如申请专利范围第1项所述之电子系统,其中该滙 流排包含一位址滙流排,供辨识该位址特定命令之 一第一记忆体位置。 4.如申请专利范围第1项所述之电子系统,其中该通 用命令非与该第一记忆体位置相关。 5.如申请专利范围第1项所述之电子系统,其中该辅 助命令滙流排包含一一位元滙流排(one-bit bus)。 6.如申请专利范围第1项所述之电子系统,其中该主 命令滙流排传送各位置特定命令;以及该辅助命令 滙流排仅传送各通用命令,且其中该通用命令系与 不只一个记忆体位置相关联之一命令。 7.如申请专利范围第1项所述之电子系统,其中该通 用命令系一次要命令辨识符;且该辅助命令滙流排 传送在该通用命令之后的一第三命令。 8.一种具有一介面之记忆体,其中该介面包含一通 用命令介面,系配置以接收一通用命令,且其中该 通用命令系一非位址特定命令(non-address specific command)。 9.如申请专利范围第8项所述之记忆体,其中该介面 更包含一位置特定命令介面,系配置以接收各位置 特定命令。 10.如申请专利范围第8或9项所述之记忆体,其中该 通用命令介面系配置以接收一预充命令。 11.如申请专利范围第9项所述之记忆体,其中该位 址特写命令介面系配置以接收各位置特定命令及 各通用命令。 12.如申请专利范围第8项所述之记忆体,其中该记 忆体包含不只一个记忆库(bank),且该介面更包含一 通用记忆库选择介面(general bank select interface),系 配置以接收该通用命令的记忆库位址资讯。 13.如申请专利范围第8项所述之记忆体,更包含一 一位元预充输入,系专用以接收一预充命令,且其 中该通用命令系与一记忆体位置记忆库相关联之 一命令。 14.如申请专利范围第13项所述之记忆体,其中该记 忆体包含不只一个记忆库,且更包含一通用记忆库 选择介面,系配置以接收该预充命令之记忆库位址 资讯。 15.一种具有一记忆体介面之记忆体系统,包含: 一记忆体控制器(memory controller);以及 如专利申请范围第9项所述之一记忆体,系与该记 忆体控制器连接,其中该通用命令介面系一辅助控 制介面,供接收该通用命令,且其中该记忆体介面 更包含一主控制介面,供接收一位置特定命令。 16.如申请专利范围第15项所述之记忆体系统,其中: 该通用命令是一次要命令辨识符,以及 该辅助控制介面,系配置以供传送在该次要命令辨 识符之后的一次要命令(secondary command)。 17.一种具有一记忆体介面之电子系统,包含: 一处理器;以及 一记忆体系统,与该处理器连接,该记忆体系统包 含: 一记忆体控制器,与该处理器连接;以及 一记忆体,系如专利申请范围第8项所述之记忆体, 与该记忆体控制器连接,其中该记忆体介面更包含 : 一位址介面(address interface),供接收一位址讯号( address signal); 一主控制介面,包含: 一主命令滙流排,供接收与一记忆体位置有关之一 第一命令讯号(first command signal),而该记忆体位置 由该位址讯号指定;以及 一主记忆库选择滙流排(main bank select bus),供接收 一第一记忆库选择讯号(first bank select signal),该第 一记忆库选择讯号指定与该第一命令讯号对应的 一第一记忆库(first bank);以及一通用命令介面包含 : 一辅助命令滙流排,供接收一第二命令讯号(second command signal),对应于一通用命令,其中该通用命令 系一非位址特定命令;以及 一辅助记忆库选择滙流排(supplementary bank select bus) ,供接收一第二记忆库讯号(second bank signal),该第二 记忆库讯号指定与该第二命令讯号对应的一第二 记忆库(second bank)。 18.如申请专利范围第17项所述之电子系统,其中该 通用命令系一预充命令,且其中该通用命令介面系 配置以接收一预充命令。 19.如申请专利范围第17项所述之电子系统,其中该 辅助命令滙流排包含一一位元滙流排。 20.如申请专利范围第17项所述之电子系统,其中该 主控制介面系配置以接收各位置特定命令及各通 用命令。 21.如申请专利范围第17项所述之电子系统,其中该 通用命令介面更包含一一位元预充输入,系专用以 接收一预充命令。 22.一种存取一记忆体之方法,包含: 于一第一时槽中(first time slot),要求启动一第一列; 于一第二时槽中(second time slot),要求存取该第一列 中之一记忆体位置; 于一第三时槽中(third time slot),要求启动一第二列 并终止该第一列。 23.如申请专利范围第22项所述之方法,更包含: 提供一主命令滙流排,其中该第二列之该启动要求 发生在该主命令滙流排;以及 提供一辅助命令滙流排,其中该第一列之该终止要 求发生在该辅助命令滙流排。 24.一种存取一电子系统中之一记忆体之方法,包含 : 存取一记忆体中之一特定位置,其中该记忆体包含 不只一个记忆体位置,且其中该特定记忆体位置之 存取系经由一主命令滙流排而达成,该主命令滙流 排系配置以传送一位址特定命令, 经由一辅助命令滙流排,在该记忆体运作一通用命 令,其中该通用命令系一非位址特定命令;以及 其中该存取及运作步骤发生于一滙流排,该滙流排 系配置以促进一处理器及该记忆体间之通讯,且其 中该滙流排包含该主命令滙流排以及该辅助命令 滙流排。 25.如申请专利范围第24项所述之方法,其中该存取 步骤更包含通过一资料滙流排,传送一记忆体位址 讯号。 26.如申请专利范围第24项所述之方法,其中在相同 周期中,以一独立通用命令存取之该记忆体之一特 定位址系在该记忆体之别处的一记忆体块上运作 。 27.如申请专利范围第24项所述之方法,其中该辅助 命令滙流排包含一一位元滙流排。 28.如申请专利范围第24项所述之方法,其中该主命 令滙流排传送各位置特定命令,且该辅助命令滙流 排仅传送各通用命令,以及其中该通用命令系与多 个记忆体位置相关联之一命令。 29.如申请专利范围第24项所述之方法,其中该存取 步骤更包含在一第一周期中,启动一第一特定记忆 体位置之步骤,且其中该存取步骤更包含在一第二 周期中,启动一第二特定记忆体位置之步骤,该第 二特定记忆体位置所在之记忆库有别于该第一特 定记忆体位置所在之记忆库,以及其中该运作步骤 更包含在该第二周期中,关闭包含该第一特定记忆 体位置之一记忆体位置记忆库之步骤。 图式简单说明: 图1为根据本发明多个目的之电子系统的方块图; 图2为记忆体介面及滙流排系统的方块图; 图3为主控制滙流排及辅助控制滙流排的方块图; 图4为连续的记忆体存取时序图; 图5为另一实施例主控制滙流排及辅助控制滙流排 的方块图; 图6为其他实施例主控制滙流排及辅助控制滙流排 的方块图; 图7为提供次要命令指示器的时序图; 图8为提供第三命令指示器的时序图;以及 图9为先前技术中简单且易懂的记忆体存取时序图 。 |
