发明名称 延迟信号产生装置以及记录脉冲产生装置
摘要 本发明提供一种延迟信号产生装置和记录脉冲产生装置。根据由DVD编码器或CD编码器调制的资料,生成控制向光碟照射的雷射输出的记录脉冲。藉由将延迟量由延迟量控制电路(210)控制之各延迟电路(220)中的延迟对象信号(S1~S4)进行了规定的延迟的延迟信号(D1~D4)在逻辑电路(300)中进行逻辑合成而生成该记录脉冲。延迟量控制电路(210)中,把与延迟电路(220)的各延迟元件(221)具有同一结构的多级延迟元件(211a)连接为环状构成的电压控制振荡器(211)的输出信号在延迟元件(211a)的延迟量变为基准时钟的1周期的整数分之一的地方锁住。由此,在要求具备对于一个输入信号生成延迟量的最小单位彼此不同的多个延迟信号的功能的情况下,可有效地抑制电路规模的增大。
申请公布号 TWI241775 申请公布日期 2005.10.11
申请号 TW092131027 申请日期 2003.11.06
申请人 三洋电机股份有限公司 发明人 秀德俊行;富泽真一郎
分类号 H03L7/08;G11B7/0045;G11B20/10 主分类号 H03L7/08
代理机构 代理人 詹铭文 台北市中正区罗斯福路2段100号7楼之1;萧锡清 台北市中正区罗斯福路2段100号7楼之1
主权项 1.一种延迟信号产生装置,对于一个输入信号能生 成延迟量的最小单位彼此不同的多个延迟信号,其 特征在于具备有: 延迟电路,把按照控制电压控制延迟量的第一延迟 元件串联为多级,并按级把输入信号延迟; 延迟量控制电路,发生上述控制电压,共同提供给 上述多个延迟元件; 选择器,有选择地取出上述延迟电路的任意一级输 出,并把其作为上述延迟信号输出; 电压控制振荡器,把具有与上述第一延迟元件相同 的结构的第二延迟元件以与上述第一延迟元件的 数相应的级数连接为环状; 第一分频器,把上述电压控制振荡器的输出信号分 频; 第二分频器,把规定的基准时钟分频; 相位比较器,比较上述第一分频器和上述第二分频 器的输出相位;以及 滤波电路,回应上述相位比较器的输出,生成上述 控制电压, 其中,利用上述延迟量控制电路控制上述第一分频 器和上述第二分频器的分频比率,变更上述延迟电 路的一级的延迟量的同时,根据上述选择器的选择 决定上述延迟信号的延迟量。 2.如申请专利范围第1项所述的延迟信号产生装置, 其特征在于: 作为上述延迟信号,生成把上述基准时钟的周期的 1/m(m是自然数)作为最小单位而把上述输入信号延 迟的第一延迟信号和生成把上述基准时钟的周期 的1/n(n是自然数)作为最小单位而把上述输入信号 延迟的第二延迟信号; 上述延迟电路由m级的上述第一延迟元件形成; 上述延迟量控制电路当生成上述第二延迟信号时, 把上述延迟电路的一级的延迟量设定为上述基准 时钟周期的1/n;以及 上述选择器当生成上述第二延迟信号时,把上述延 迟电路的输出的选择范围限制为n级。 3.如申请专利范围第2项所述的延迟信号产生装置, 其特征在于: 上述电压控制振荡器由m/2级上述第二延迟元件形 成;以及 上述延迟量控制电路当生成上述第二延迟信号时, 把上述第一分频器和上述第二分频器的分频比率 设定为n/m。 4.一种记录脉冲产生装置,输入被实施了规定的调 制处理的调制资料,能生成对于彼此不同的至少两 个光碟媒体的记录脉冲,其特征在于具备有: 多个延迟电路,把按照控制电压控制延迟量的第一 延迟元件串联多级,按级把输入信号延迟; 延迟量控制电路,发生上述控制电压,共同提供给 上述多级连接的延迟元件; 多个选择器,与上述多个延迟电路分别对应设置, 有选择地取出上述延迟电路的任意一级输出,作为 上述延迟信号输出;以及 逻辑电路,逻辑合成上述多个选择器的输出,生成 上述记录脉冲, 其中,上述延迟量控制电路控制上述控制电压,变 更上述延迟电路的一级的延迟量。 5.如申请专利范围第4项所述的记录脉冲产生装置, 其特征在于:上述延迟量控制电路包括: 电压控制振荡器,把具有与上述第一延迟元件相同 结构的第二延迟元件的延迟量以与上述延迟电路 的延迟元件数相应的级数连接为环状; 第一分频器,把上述电压控制振荡器的输出信号分 频; 第二分频器,把规定的基准时钟分频; 相位比较器,比较上述第一分频器和上述第二分频 器的输出相位;以及 滤波电路,回应上述相位比较器的输出,生成上述 控制电压; 其中,控制上述第一分频器和上述第二分频器的分 频比率,变更上述延迟电路的一级的延迟量。 6.如申请专利范围第5项所述的记录脉冲产生装置, 其特征在于: 作为上述记录脉冲,生成以上述基准时钟的周期的 1/m(m是自然数)的单位控制脉冲宽度的第一记录脉 冲和以上述基准时钟的周期的1/n(n是自然数,并且n <m)的单位控制脉冲宽度的第二记录脉冲; 上述多个延迟电路串联连接m级的上述第一延迟元 件; 上述延迟量控制电路当生成上述第二记录脉冲时, 把上述延迟电路的一级延迟量设定为上述基准时 钟的周期的1/n;以及 上述多个选择器当生成上述第二记录脉冲时,把上 述多个延迟电路的输出的选择范围限制为n级。 7.如申请专利范围第6项所述的记录脉冲产生装置, 其特征在于: 上述电压控制振荡器由m/2级的上述第二延迟元件 形成;以及 上述延迟量控制电路当生成上述第二记录脉冲时, 把上述第一分频器和上述第二分频器的分频比率 设定为n/m。 图式简单说明: 第1图是表示本发明写入策略电路的一个实施例全 体结构的框图。 第2图是表示同一实施例具有的延迟信号生成电路 的结构的框图。 第3图是表示同一实施例的延迟元件结构的电路图 。 第4图是表示同一实施例的记录脉冲生成形态的时 序图。
地址 日本