一种基于PCI的高速码流播放和接收装置

摘要

一种基于PCI的高速码流播放和接收装置，用于数字电视高速码流的测试分析。包括计算机、码流播放卡和码流接收卡。所述码流播放卡和码流接收卡分别由可编程逻辑器件FPGA、PCI接口芯片、外部大容量存储器FIFO及外围器件组成。FPGA用于控制PCI状态，协调PCI接口芯片和外部FIFO之间工作。播放卡的FPGA主要配置有PCI状态及逻辑控制、NCO电路、数据缓存、中断控制、输出时钟合成及控制、码率调整、输出接口选择和接口芯片控制模块；接收卡的FPGA主要配置有输入接口选择、输入信号处理、PCI状态及逻辑控制、中断控制和数据缓存模块。本发明合理利用PCI接口芯片功能，经FPGA处理，实现了用计算机播放和接收高速码流。所传输的码流码率可高达120Mbps。

主权项

1.一种基于PCI的高速码流播放和接收装置，包括计算机、码流播放卡和码流接收卡，计算机分别通过周边器件互连PCI接口芯片控制码流播放卡、码流接收卡，实现码流的播放与接收；所述码流播放卡主要由可编程逻辑器件FPGA、周边器件互连PCI接口芯片、外部大容量存储器FIFO及外围器件27MHZ时钟源、FPGA初始化及配置、AD9851频率合成器、ASI输出和SPI输出模块组成；所述码流接收卡主要由可编程逻辑器件FPGA、周边器件互连PCI接口芯片、外部大容量存储器FIFO及外围器件27MHZ时钟源、FPGA初始化及配置、ASI输入和SPI输入模块组成；上述各组成模块的用途及信号传输关系如下：可编程逻辑器件FPGA，与PCI接口芯片、外部存储器FIFO相互连接，用于控制PCI状态，协调PCI接口芯片和外部FIFO之间的工作；PCI接口芯片，用于简化PCI总线协议，将复杂的PCI总线操作转化成简单的本地总线，配合可编程逻辑器件FPGA实现码流数据的发送和接收；27MHZ时钟源，用于参考时钟的生成和整形，生成27MHZ的系统时钟，为CY7B933/CY7B923芯片，FPGA和PCI接口芯片提供稳定的参考时钟；FPGA初始化及配置，上电时将可编程逻辑器件FPGA所需要的相关设置信息下载到FPGA的配置空间，使FPGA能够实现所要求的功能；外部大容量存储器FIFO，用于缓存数据，以弥补在高码率码流播放/接收时，计算机的DMA处理以及计算机内部数据读取的延迟，同时通过改变读写速率，提高PCI接口芯片本地端对数据的处理速度；AD9851频率合成器，用于合成出与码流码率同样大小的时钟，并将此时钟信号送入时钟控制模块；SPI输出模块，完成输出信号的电平转换，实现将SPI信号转换成适合电缆传输的信号输出；ASI输出模块，包括CY7B923芯片、耦合整形电路，将ASI信号转换成适合电缆传输的信号，CY7B923芯片主要实现码字的8/10bit转换、插入同步字K28.5和并/串转换，完成输出速率恒定为270MHZ的ASI信号的驱动及耦合输出；SPI输入模块，完成输入信号的电平转换，向输入接口选择模块输出符合SPI信号结构的11路信号；ASI输入模块，完成输入信号的耦合放大及整形，耦合整形电路完成输入信号的时钟和数据的恢复，CY7B933芯片实现码字的10/8bit转换、去除同步字K28.5和串并转换，向输入接口选择模块输出8路并行的数据信号。