| 主权项 |
1.一种积体电路装置,其包含:一半导体装置,于其中包含复数个半导体元件;一第一介电层,形成于该半导体装置上方;一第一阻障层,形成于一部份之该第一介电层上方;一电容,形成于该第一阻障层上方,其由一电容下电极板、一电容介电层与一电容上电极板所组成,在其中该电容上电极板系由铝所组成,该电容下电极板系由钨或铝其中一种所组成,该电容介电层系由具有相对高之一介电常数之一种反反射光材质(ARC)所组成,并且,该反反射光材质系为一氮氧化矽(SiOxNy);一内金属介电层,形成于该电容与该第一介电层上方;以及一金属层,形成于该内金属介电层上方,用以埋入导线。2.如申请专利范围第1项所述之装置,其中该半导体装置包含:一半导体基材;以及一场氧化层,形成于该半导体基材上方,其定义该半导体基材上所包含之该半导体元件之一主动区域与用以将每个半导体元件隔离开来之一隔离区域。3.如申请专利范围第2项所述之装置,其中该半导体基材系由矽或砷化镓其中一种所组成。4.如申请专利范围第1项所述之装置,其中该第一介电层系由一硼磷矽玻璃(BPSG)所组成。5.如申请专利范围第1项所述之装置,其中该第一阻障层系由一氮化钛(TiN)所组成。6.如申请专利范围第1项所述之装置,其中该第一阻障层具有约200-1000埃的一厚度。7.如申请专利范围第1项所述之装置,其中该电容下电极板具有约5000-10000埃的一厚度。8.如申请专利范围第1项所述之装置,其中该电容介电层具有小于10nm的一厚度。9.如申请专利范围第1项所述之装置,其中该内金属介电层系由一硼磷矽玻璃(BPSG)与一二氧化矽其中一种所组成。10.如申请专利范围第1项所述之装置,该装置更包含:复数个插塞,形成于该内金属介电层之内部,用以互相连接该金属层、该电容上电极板与该电容下电极板。11.如申请专利范围第10项所述之装置,其中该插塞系由钨所组成。12.如申请专利范围第1项所述之装置,该装置更包含一第二阻障层,形成于一部份之该内金属介电层与该金属层之间。13.如申请专利范围第12项所述之装置,其中该第二阻障层系由氟化钛(TiN)所组成。14.如申请专利范围第1项所述之装置,其中该金属层系由铝所组成。15.一种制造一积体电路装置的方法,其包含下列步骤:在一半导体装置上方形成一第一阻障层;在该第一阻障层上方形成一第一金属层;以具有相对高之一介电常数之一种反反射光材质(ARC)形成一第二介电层于该第一金属层上方;形成一第二金属层于该第二介电层上方;经由移除一部份之该第二金属层与该第二介电层且露出一部份之该第一金属层而产生一电容上电极板;经由移除一部份之该第一金属层与该第一阻障层且露出一部份之该半导体装置而产生一电容下电极板;形成一内金属介电层于该电容上电极板、该电容下电极板与该半导体装置上方;于该内金属介电层内形成复数个插塞以连接该电容上电极板与该电容下电极板;形成一第二阻障层于该内金属介电层上方;形成一第三金属层于该第二阻障层上方;以及移除一部份之该第三金属层与该第二阻障层且露出一部份之该内金属介电层。16.如申请专利范围第15项所述之方法,其中该半导体装置系由下列步骤所形成:提供一半导体基材;形成一场氧化层于该半导体基材上方,其定义该半导体基材之一主动区域与一隔离区域;以及形成一第一介电层于该场氧化层与该半导体基材上方。17.如申请专利范围第16项所述之方法,其中该第一介电层系由一化学气相沉积法(CVD)接着一平坦化制程所形成。18.如申请专利范围第17项所述之方法,其中该平坦化制程系由一具回蚀刻的旋涂式玻璃制程所完成。19.如申请专利范围第17项所述之方法,其中该平坦化制程系由一化学机械研磨法(CMP)制程所完成。20.如申请专利范围第15项所述之方法,其中该第一阻障层系由一溅镀法所形成。21.如申请专利范围第15项所述之方法,其中该第一金属层系由一化学气相沉积法所形成。22.如申请专利范围第15项所述之方法,其中该第一金属层系由一溅镀法所形成。23.如申请专利范围第15项所述之方法,其中移除一部份之该第二金属层与第二介电层而露出一部份之该第一金属层的步骤系包含使用一第一光罩以图案化与蚀刻该第二金属层与该第二介电层之一步骤。24.如申请专利范围第23项所述之方法,其中蚀刻该第二金属层与该第二介电层的步骤系以一乾式蚀刻法(dry etch)完成之。25.如申请专利范围第24项所述之方法,其中该乾式蚀刻法系为一反应式离子蚀刻法(RIE)。26.如申请专利范围第15项所述之方法,其中移除一部份之该第一金属层以及该第一阻障层而露出一部份之该半导体装置的步骤系包含使用一第二光罩以图案化与蚀刻该第一金属层以及该第一阻障层之一步骤。27.如申请专利范围第26项所述之方法,其中蚀刻该第一金属层与该第一阻障层的步骤系以一乾式蚀刻法(dry etch)完成之。28.如申请专利范围第27项所述之方法,其中该乾式蚀刻法系为一反应式离子蚀刻法(RIE)。29.如申请专利范围第15项所述之方法,其中该内金属介电层系由一化学气相沉积法(CVD)所形成。30.如申请专利范围第15项所述之方法,其中该内金属介电层系由一电浆辅助化学气相沉积法(PECVD)所形成。31.如申请专利范围第15项所述之方法,其中该插塞系由下列步骤所形成:以一微影制程将该内金属介电层图案化以定义连接该电容上电极板与该电容下电极板之一接点图案;依据所定义之接点图案而在该内金属介电层内部形成复数个介层窗(via hole);以及以一金属材质填满该介层窗。32.如申请专利范围第31项所述之方法,其中形成该介层窗的步骤系以一乾式蚀刻法所完成。33.如申请专利范围第32项所述之方法,其中该乾式蚀刻法系为一反应式离子蚀刻法(RIE)。34.如申请专利范围第31项所述之方法,其中该金属材质系为钨。35.如申请专利范围第15项所述之方法,其中该第三金属层系由一溅镀法所形成。36.如申请专利范围第15项所述之方法,其中移除一部份之该第三金属层与第二阻障层而露出一部份之该内金属介电层的步骤系包含使用一光罩以图案化与蚀刻该第三金属层与该第二阻障层之一步骤。图式简单说明:图一:是本发明的较佳实施例之形成场氧化层至形成第一光罩的截面示意图;图二:是在图一中的电容上电极板上方形成一第二光罩的截面示意图;图三:是蚀刻图三中的第一金属层与第一阻障层所形成的电容下电极板之截面示意图;图四:是在图三中的电容上电极板、电容下电极板与第一介电层的上方形成一内金属介电层及复数个介层窗之截面示意图;图五:是在图五中的钨插塞上方形成一第二阻障层、第三金属层窗及第四光罩之截面示意图;以及图六:为根据本发明之一第一较佳实施例之图解包含MIM电容之积体电路装置之制程步骤中在图五的第三金属层与第二阻障层业经完成蚀刻的截面示意图。 |
