| 发明名称 | 缩小集成电路的接触部尺寸以制造多阶层接触的方法 | ||
| 摘要 | 一种用于形成集成电路的方法(600)，包括在第一半导体基板(202)的半导体装置(317)上于介电材料(322)中蚀刻第一开口(228)(338)(402)至第一深度并且在该第一半导体基板(202)上于该介电材料(322)中蚀刻第二开口(230)(340)(404)至第二深度。由于蚀刻滞缓之故，在约相同的时间中分别蚀刻该不同大小的第一及第二开口(228)(338)(402)(230)(340)(404)至该第一及第二深度，而该第一及第二开口(228)(338)(402)(230)(340)(404)系填充有导电材料。 | ||
| 申请公布号 | CN1672256A | 申请公布日期 | 2005.09.21 |
| 申请号 | CN03818257.2 | 申请日期 | 2003.07.09 |
| 申请人 | 先进微装置公司 | 发明人 | K·黑力格;M·阿姆尼普 |
| 分类号 | H01L21/768 | 主分类号 | H01L21/768 |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 戈泊;程伟 |
| 主权项 | 1.一种用于形成集成电路的方法(600)，包括：在第一半导体基板(202)的半导体装置(213)(317)上于介电材料(216)(322)中蚀刻第一开口(228)(338)(402)至第一深度；在该第一半导体基板(202)上于该介电材料(216)(322)中蚀刻第二开口(230)(340)(404)至第二深度，由于蚀刻滞缓之故，在约相同的时间中分别蚀刻该不同大小的第一及第二开口(228)(338)(402)(230)(340)(404)至该第一及第二深度；以及填充导电材料于该第一及第二开口(228)(338)(402)(230)(340)(404)中。 | ||
| 地址 | 美国加利福尼亚州 | ||