发明名称 | 改善布线响应之结构 | ||
摘要 | 一种改善布线响应之结构,主要系用以消除电路板各内层平面间不良的电性耦合,以提高布线(Routing Trace)之响应(response)。其中利用蚀刻的技术,蚀去布线上方或下方之电源平面(layer)的相对应部分,使得布线能以接地平面(ground)为电位参考(reference)而得到较准确的电位,藉此降低各平面之间所出现杂散电容(stray capacitor)等负面的影响。更进一步而言之,由于杂散电容的减少,将可消除电路板于高频时所产生的共振效应以及寄生振荡,以增加电路板整体之电路品质。 | ||
申请公布号 | TW200529727 | 申请公布日期 | 2005.09.01 |
申请号 | TW093103822 | 申请日期 | 2004.02.17 |
申请人 | 威盛电子股份有限公司 | 发明人 | 李胜源 |
分类号 | H05K7/02 | 主分类号 | H05K7/02 |
代理机构 | 代理人 | 谢宗颖;王云平 | |
主权项 | |||
地址 | 台北县新店市中正路533号8楼 |