| 发明名称 | 在动态随机存取内存的更新时脉中检测与修正错误的装置 | ||
| 摘要 | 一种在动态随机存取内存(Dynamic RandomAccess Memory；DRAM)的更新(Refresh)时脉中检测与修正错误(Error Checking And Correcting；ECC)的装置。本实用新型的特征在于，将动态随机存取内存中的错误修正动作隐藏在更新时脉中，使资料存取的效率不受影响。此外，本实用新型更可避免错误在内存中累积的情况，因而时时保持内存中的资料正确无误。 | ||
| 申请公布号 | CN2720573Y | 申请公布日期 | 2005.08.24 |
| 申请号 | CN200420050671.0 | 申请日期 | 2004.05.09 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 黄建华 |
| 分类号 | G11C29/00 | 主分类号 | G11C29/00 |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 王燕秋 |
| 主权项 | 1、一种在动态随机存取内存更新时脉中检测与修正错误的装置，其特征在于：其至少包括：一更新控制器，其产生一更新地址并根据一更新周期来发出一更新命令以启始一更新循环；一地址缓存器与多任务器；一资料缓存器与多任务器，其中所述更新地址传送至所述地址缓存器与多任务器，且所述更新命令传送至所述地址缓存器与多任务器以及所述资料缓存器与多任务器；一地址译码器，其读取所述更新地址所对应的一内存数组中的一资料至一资料读取/写入缓冲区；一检查并修正所述数据的错误修正码电路。 | ||
| 地址 | 中国台湾 | ||