| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明公开了一种制造半导体器件的方法，包括：在第一和第二区域中层积多个绝缘膜，每个该绝缘膜的相对介电常数最大为3.0，所述第一和第二区域在衬底上形成并且在与衬底的主表面平行的方向上彼此相邻；除去该多个绝缘膜中位于第二区域的那些部分，从而在该多个绝缘膜中制成孔；在该孔中形成相对介电常数大于3.0的绝缘膜；以及在该相对介电常数大于3.0的绝缘膜上形成焊接区；其中，该形成焊接区的步骤包含形成连接部分，所述连接部分延伸跨过第一和第二区域之间的边界并且将焊接区电气连接到该第一部分中形成的导电部分，连接部分的图案具有比焊接区的图案小的宽度。 | ||
| 申请公布号 | CN1652330A | 申请公布日期 | 2005.08.10 |
| 申请号 | CN200510002850.6 | 申请日期 | 2003.01.22 |
| 申请人 | 株式会社东芝 | 发明人 | 饭岛匡 |
| 分类号 | H01L23/532;H01L23/31;H01L21/768 | 主分类号 | H01L23/532 |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 李峥;杨晓光 |
| 主权项 | 1.一种制造半导体器件的方法，包括：在第一和第二区域中层积多个绝缘膜，每个该绝缘膜的相对介电常数最大为3.0，所述第一和第二区域在衬底上形成并且在与衬底的主表面平行的方向上彼此相邻；除去该多个绝缘膜中位于第二区域的那些部分，从而在该多个绝缘膜中制成孔；在该孔中形成相对介电常数大于3.0的绝缘膜；以及在该相对介电常数大于3.0的绝缘膜上形成焊接区；其中，该形成焊接区的步骤包含形成连接部分，所述连接部分延伸跨过第一和第二区域之间的边界并且将焊接区电气连接到该第一部分中形成的导电部分，连接部分的图案具有比焊接区的图案小的宽度。 | ||
| 地址 | 日本东京都 | ||