发明名称 | 降低内连线的电浆制程的异常放电的方法 | ||
摘要 | 一种降低内连线的电浆制程的异常放电的方法,于介电层中形成复数第一虚拟介层窗插塞、复数第一介层窗插塞、和复数第二介层窗插塞,其中第一虚拟介层窗插塞和第一介层窗插塞均连接至第一导线,第二介层窗插塞均连接至第二导线,且第一虚拟介层窗插塞和第一真实介层窗插塞总和于第一导线面积的比值相同于第二介层窗插塞的数目于第二导线面积的比值。之后,进行电浆制程形成复数第三导线于介电层上,且分别与第一和第二介层窗插塞连接。 | ||
申请公布号 | CN1212659C | 申请公布日期 | 2005.07.27 |
申请号 | CN02101552.X | 申请日期 | 2002.01.09 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 申云洪;吴汉明 |
分类号 | H01L21/768;H01L23/60 | 主分类号 | H01L21/768 |
代理机构 | 上海专利商标事务所有限公司 | 代理人 | 陈亮 |
主权项 | 1.一种降低内连线的电浆制程的异常放电的方法,其特征是,包括:于一晶片上提供一第一导线和一第二导线;于该第一和第二导线上形成一介电层;于该介电层中形成多个第一虚拟介层窗插塞、多个第一介层窗插塞、和多个第二介层窗插塞,其中该些第一虚拟介层窗插塞和该些第一介层窗插塞均连接至该第一导线,该些第二介层窗插塞均连接至该第二导线,且该些第一虚拟介层窗插塞和该些第一介层窗插塞两者的总个数与该第一导线的面积的比值相同于该些第二介层窗插塞的总个数与该第二导线的面积的比值;以及进行电浆制程形成复数第三导线于该介电层上分别与该些第一和第二介层窗插塞连接。 | ||
地址 | 201203上海市张江路18号 |