| 主权项 |
1.一种多模时脉接收器,包括: 一第一及一第二输入交流耦合电容器; 一第一分压器,其耦接至直流电压源与接地端之间 ,同时该第一分压器有着一第一接面耦接至该第一 输入交流耦合电容器; 一第二分压器,其耦接至直流电压源与接地端之间 ,同时该第二分压器有着一第二接面耦接至该第二 输入交流耦合电容器;以及 一差动放大器,其有着一差动输入包含一第一输入 端耦接至该第一接面及一第二输入端耦接至该第 二接面,以及一差动输出; 其中该差动放大器之差动输出提供一输出时脉信 号,其与经由至少一该第一或第二输入交流耦合电 容器所提供之一输入时脉信号对准。 2.如申请专利范围第1项之多模时脉接收器,其中所 述第一及第二输入交流耦合电容器系分别包含一 第一及一第二N通道元件,每一个N通道元件皆有一 源极和一汲极于各自之输入端耦接在一起,且一闸 极耦接至一相对应之该第一接面与该第二接面之 一。 3.如申请专利范围第2项之多模时脉接收器,更包括 : 一第三N通道元件,其有一源极耦接至该第一N通道 元件之源极,且一汲极与一闸极耦接至该第一接面 ;以及 一第四N通道元件,其有一源极耦接至该第二N通道 元件之源极,且一汲极与一闸极耦接至该第二接面 。 4.如申请专利范围第3项之多模时脉接收器,其中该 第三及第四N通道元件皆包含相对较弱的元件。 5.如申请专利范围第2项之多模时脉接收器,其中所 述第一及第二分压器各自包括: 一第一P通道元件,其有一源极和一基板耦接至一 电压源,且一闸极与一汲极耦接至一相对应之该第 一接面和第二接面之一;以及 一第二P通道元件,其有一源极和一闸极耦接至接 地端,且一汲极与一基板耦接至一相对应之该第一 接面和第二接面之一。 6.如申请专利范围第5项之多模时脉接收器,其中该 第一及第二N通道元件之尺寸够大使得其电容値能 够克服该第一及第二P通道元件所产生之寄生电容 。 7.如申请专利范围第5项之多模时脉接收器,其中该 第一分压器之该第一P通道元件与该第二分压器之 该第一P通道元件相匹配,且其中该第一分压器之 该第二P通道元件与该第二分压器之该第二P通道 元件相匹配。 8.如申请专利范围第5项之多模时脉接收器,其中所 述差动放大器包括: 一第五P通道元件,其有一源极和一基板耦接至一 电压源,其一闸极耦接至一中心节点与一汲极; 一第六P通道元件,其有一源极和一基板耦接至该 电压源,其一闸极与一汲极一起耦接至该中心节点 ; 一第五N通道元件,其有一源极,一闸极耦接至该第 一接面,且一汲极耦接至该第五P通道元件之该汲 极; 一第六N通道元件,其有一汲极耦接至该第五N通道 元件之该源极,且一闸极耦接至该中心节点,以及 一源极耦接至接地端; 一第七N通道元件,其有一源极耦接至该第五N通道 元件之该源极,且一闸极耦接至该第二接面,以及 一汲极耦接至该第六P通道元件之该汲极;以及 一第八N通道元件,其有一汲极耦接至该第七N通道 元件之该源极,且一闸极耦接至该中心节点,以及 一源极耦接至接地端。 9.如申请专利范围第8项之多模时脉接收器,更包括 一反向器有着一输入端耦接至该第五P通道元件之 该汲极,有一输出端提供一输出时脉信号。 10.一种积体电路,包括: 一第一及一第二输入接脚; 一第一电容器有一第一端和一第二端,该第一端耦 接至该第一输入接脚; 一第二电容器有一第一端和一第二端,该第一端耦 接至该第二输入接脚; 一第一分压器,其耦接至直流电压源与接地端之间 ,同时与该第一电容器有着一第一接面耦接至该第 一电容器之该第二端; 一第二分压器,其耦接至直流电压源与接地端之间 ,同时与该第二电容器有着一第二接面耦接至该第 二电容器之该第二端;以及 一差动放大器,有着一差动输入包含一第一输入端 耦接至该第一接面与一第二输入端耦接至该第二 接面,且有一主动输出提供一输出时脉信号,其与 至少一该第一或第二输入接脚所提供之一输入时 脉信号对准。 11.如申请专利范围第10项之积体电路,其中该第一 输入接脚选择性地耦接至一单一端点时脉信号或 一主动时脉信号之第一极两者之一,且该第二输入 接脚选择性地不接出或是耦接至一参考信号或该 差动时脉信号之第二极两者之一。 12.如申请专利范围第10项之积体电路,更包括在任 一多模模式中操作,该多模模式包含一第一模式为 该第一输入接脚接收到一单一端点时脉信号且该 第二输入接脚为浮动状态,一第二模式为该第一输 入接脚接收到一单一端点时脉信号且该第二输入 接脚接收到一相对应之参考信号,以及一第三模式 为该第一及第二输入接脚分别接收到一差动时脉 信号之第一极及第二极。 13.如申请专利范围第10项之积体电路,其中所述之 第一及第二输入交流耦合电容器系分别包含一第 一及一第二N通道元件,每一个N通道元件皆有一源 极和一汲极一起耦接于该第一端,且一闸极形成该 第二端。 14.如申请专利范围第13项之积体电路,更包括: 一第三N通道元件,其有一源极耦接至该第一N通道 元件之源极,且一汲极与一闸极耦接至该第一接面 ;以及 一第四N通道元件,其有一源极耦接至该第二N通道 元件之源极,且一汲极与一闸极耦接至该第二接面 。 15.如申请专利范围第14项之积体电路,其中所述之 第一及第二分压器各自包括: 一第一P通道元件,其有一源极和一基板耦接至一 电压源,且一闸极与一汲极耦接至一相对应之该第 一接面和第二接面之一;以及 一第二P通道元件,其有一源极和一闸极耦接至接 地端,且一汲极与一基板耦接至一相对应之该第一 接面和第二接面之一。 16.如申请专利范围第15项之积体电路,其中该第一 及第二N通道元件之尺寸够大使得其电容値能够克 服该第一及第二分压器中之该第一及第二P通道元 件所产生之寄生电容,且该第三及第四N通道元件 皆为相对较弱的元件。 17.如申请专利范围第15项之积体电路,其中所述之 差动放大器包括: 一第五P通道元件,其有一源极和一基板耦接至一 电压源,且一闸极耦接至一中心节点与一汲极; 一第六P通道元件,其有一源极和一基板耦接至该 电压源,且一闸极与一汲极一起耦接至该中心节点 ; 一第五N通道元件,其有一源极,一闸极耦接至该第 一接面,且一汲极耦接至该第五P通道元件之该汲 极; 一第六N通道元件,其有一汲极耦接至该第五N通道 元件之该源极,且一闸极耦接至该中心节点,以及 一源极耦接至接地端; 一第七N通道元件,其有一源极耦接至该第五N通道 元件之该源极,且一闸极耦接至该第二接面,以及 一汲极耦接至该第六P通道元件之该汲极;以及 一第八N通道元件,其有一汲极耦接至该第七N通道 元件之该源极,且一闸极耦接至该中心节点,以及 一源极耦接至接地端。 18.如申请专利范围第17项之积体电路,更包括一反 向器有着一输入端耦接至该第五P通道元件之该汲 极,以及一输出端提供一输出时脉信号。 19.一种印刷电路板,包括: 一时脉产生器提供一滙流排时脉信号到至少一条 信号线上;以及 一晶片,包括: 一第一及一第二时脉输入接脚耦接至该至少一条 信号线;以及 一时脉接收器,包括: 一第一及一第二输入交流耦合电容器分别耦接至 该第一及第二时脉输入接脚; 一第一及一第二分压器,分别耦接至该第一及第二 输入交流耦合电容器;以及 一差动放大器,其有一第一及一第二输入端分别耦 接至该第一与第二分压器,且有一差动输出提供一 内部时脉信号,其与该时脉产生器之该滙流排时脉 信号对准。 20.如申请专利范围第19项之印刷电路板,其中该时 脉产生器提供一单一端点时脉信号至一信号线上 以提供至该晶片上之该第一时脉输入接脚,且该晶 片上之该第二时脉输入接脚为浮动状态。 21.如申请专利范围第19项之印刷电路板,其中该时 脉产生器提供一单一端点时脉信号至一第一条信 号线上以提供至该晶片上之该第一时脉输入接脚, 且该时脉产生器在一第二条信号线上提供一参考 信号至该晶片上之该第二时脉输入接脚。 22.如申请专利范围第19项之印刷电路板,其中该时 脉产生器提供一主动时脉信号至第一及第二信号 线上,分别提供至该晶片上之该第一及第二时脉输 入接脚。 图式简单说明: 图一A、一B、一C系根据本发明绘示之用以提供至 一电路或晶片包括微处理器晶片之三种不同形式 之滙流排时脉信号之方块图。 图二系根据本发明实施例所绘示之一载有使用多 模时脉接收器之处理器之印刷电路板方块图。 图三为图二本发明实施例之多模时脉接收器之等 效简化示意图。 图四为图二本发明实施例之多模时脉接收器之详 细示意图,其中该多模时脉接收器使用P通道和N通 道元件,以及 图五为一内部核心时脉与前述所说之任一外部提 供之滙流排时脉形式对准之简化时脉示意图。 |
