| 主权项 |
1.一种执行一硬体回路之方法,包含:经由一管道处理器之一第一管道,传递一硬体回路之一第一回路状态;及经由该管道处理器之一第二管道,传递一第二回路状态。2.如申请专利范围第1项之方法,进一步包含:在传递该回路状态之前,写入该等回路状态到一第一组暂存器,及在传递该回路状态之后,写入该等回路状态到一第二组暂存器。3.如申请专利范围第1项之方法,其中该等第一及第二回路状态系并列传递。4.如申请专利范围第1项之方法,进一步包含经由一第三管道传递一第三回路状态。5.如申请专利范围第2项之方法,进一步包含在写入该回路状态到该第一组暂存器之前,产生该硬体回路之回路状态。6.如申请专利范围第5项之方法,其中产生该等回路状态包含在一回路设定指令中程式计数器相关资料计算至少一回路状态。7.一种执行一硬体回路之方法,包含:使用在一第一管道中之一第一逻辑运算单元,从一回路设定指令计算一硬体回路之一第一回路状态;及使用在一第二管道中之一第二逻辑运算单元,从该回路设定指令计算该硬体回路之一第二回路状态。8.如申请专利范围第7项之方法,进一步包含写入该第一及第二回路状态到一第一组暂存器。9.如申请专利范围第7项之方法,进一步包含使用在一第三管道中之一第三逻辑运算单元,从该回路设定指令计算该硬体回路之一第三回路状态;及写入该第一、第二及第三回路状态到一第一组暂存器。10.如申请专利范围第7项之方法,其中计算该第一回路状态及计算该第二回路状态并列产生。11.如申请专利范围第8项之方法,进一步包含传递该第一回路状态通过一第一管道到一第二组暂存器。12.如申请专利范围第11项之方法,进一步包含经由一第二管道传递该第二回路状态到该第二组暂存器。13.一种执行一硬体回路之装置,其包含:一第一管道,包含一第一逻辑运算单元,及一第二管道,包含一第二逻辑运算单元,及一控制单元,系耦合于该等管道,该控制单元适于:使用在该第一管道中之该第一逻辑运算单元,从一回路设定指令计算一硬体回路之一第一回路状态;及使用在该第二管道中之该第二逻辑运算单元,从一回路设定指令计算该硬体回路之一第二回路状态。14.如申请专利范围第13项之装置,该装置进一步包含一第一组暂存器耦合于该控制单元,其中该控制单元系进一步适于写入该硬体回路之该第一及第二回路状态到该第一组暂存器。15.如申请专利范围第14项之装置,该装置进一步包含一第三管道,耦合于该控制单元,该第三管道包含一第三逻辑运算单元,该控制单元进一步适于:使用在该第三管道中之该第三逻辑运算单元,从该回路设定指令计算该硬体回路之一第三回路状态;及写入该第一、第二及第三回路状态到该第一组暂存器。16.如申请专利范围第14项之装置,该装置进一步包含一第二组暂存器,耦合于该控制单元,其中该控制单元系进一步适于经由该第一管道,传递至少一该硬体回路状态到该第二组暂存器。17.如申请专利范围第16项之装置,该控制单元系进一步适于经由该第二管道,传递至少一该硬体回路状态到该第二组暂存器。18.如申请专利范围第14项之装置,该装置进一步包含一第二组暂存器,耦合于该控制单元,该控制单元进一步适用于:经由该第一管道,传递至少一该硬体回路状态到该第二组暂存器;经由该第二管道,传递至少一该硬体回路状态到该第二组暂存器;及经由该第三管道,传递至少一该硬体回路状态到该第二组暂存器。19.如申请专利范围第14项之装置,其中该第一组暂存器系推测暂存器。20.如申请专利范围第13项之装置,其中至少一该管道系一资料位址产生管道。21.如申请专利范围第13项之装置,其中至少一该管道系一系统管道。22.一种执行一硬体回路之装置,包含一组暂存器、一第一管道、及一第二管道;及一控制单元,耦合于该组暂存器、该第一管道及该第二管道,该控制单元适于:经由该第一管道,传递一硬体回路之至少一回路状态到该组暂存器;及经由该第二管道,传递该硬体回路之至少一回路状态到该组暂存器。23.如申请专利范围第22项之装置,其中该组暂存器系一第二组暂存器,该装置进一步包含一第一组暂存器,耦合于该控制单元,其中该控制单元系进一步适于:在传递至少一该回路状态到该第二组暂存器之前,写入该硬体回路之回路状态到该第一组暂存器。24.如申请专利范围第22项之装置,其中至少一该管道系一资料位址产生管道。25.如申请专利范围第22项之装置,其中至少一该管道系一系统管道。26.一种执行一硬体回路之系统,包含:一静态随机存取记忆体装置;一处理器,系耦合于该静态随机存取记忆体装置,其中该处理器包含一第一组暂存器、一第一管道、一第二管道及一控制单元适用于:使用在该第一管道中之一第一逻辑运算单元,从一回路设定指令计算一硬体回路之一第一回路状态,使用在该第二管道中之一第二逻辑运算单元,从该回路设定指令计算该硬体回路之一第二回路状态;及写入该第一及第二回路状态到该第一组暂存器。27.如申请专利范围第26项之系统,该处理器包含一第三管道,该控制单元进一步适于:使用在该第三管道中之一第三逻辑运算单元,从该回路设定指令计算该硬体回路之一第三回路状态;及写入该第一、第二及第三回路状态到该第一组暂存器。28.一种执行一硬体回路之系统,其包含:一静态随机存取记忆体装置;一处理器,系耦合于该静态随机存取记忆体装置,其中该处理器包含一第一组暂存器、一第二组暂存器、一第一管道、一第二管道、及一控制单元,其适于:写入一硬体回路之回路状态到该第一组暂存器;经由该第一管道,传递至少一该回路状态到该第二组暂存器;及经由该第二管道,传递至少一该回路状态到该第二组暂存器。29.如申请专利范围第28项之系统,该处理器进一步包含一第三管道,该控制单元进一步适于经由该第三管道,传递至少一该回路状态到该第二组暂存器。30.如申请专利范围第28项之系统,该控制单元进一步适于:使用在该第一管道中之一第一逻辑运算单元,从一回路设定指令计算该硬体回路之一第一回路状态;及使用在该第二管道中之一第二逻辑运算单元,从该回路设定指令计算该硬体回路之一第二回路状态。图式简单说明:图1系说明适用于本发明实施例之一可程式化处理器之一实例之方块图。图2系说明本发明实施例之一管道之方块图。图3系说明本发明实施例载入前面暂存器之一实例程序流程图。图4系说明本发明实施例一或更多管道之有效使用之方块图。图5系说明本发明实施例决定前面暂存器数値之一回路设定指令之一实例使用之流程图。图6系说明一硬体回路单元之一实施例之电路方块图。图7系说明本发明实施例之硬体之重新使用之流程图。 |
