发明名称 |
半导体器件及其制造方法 |
摘要 |
一种半导体器件包括半导体衬底和以节距X1排列的凸电极阵列。每个凸电极具有高度X3,并且形成于直径为X2的阻挡金属基底上,该阻挡金属基底连接到该半导体衬底上所排列的电极,以满足关系(X1/2)≤X2≤(3×X1/4)和(X1/2)≤X3≤(3×X1/4)。 |
申请公布号 |
CN1627512A |
申请公布日期 |
2005.06.15 |
申请号 |
CN200410097360.4 |
申请日期 |
2004.11.29 |
申请人 |
富士通株式会社 |
发明人 |
石栗雅彦;松木浩久;依田博行;冈本九弘;生云雅光;千叶修一 |
分类号 |
H01L23/48;H01L23/52;H01L21/60;H01L21/768;H01L21/28 |
主分类号 |
H01L23/48 |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
郑特强;经志强 |
主权项 |
1.一种半导体器件,包括:半导体衬底;以及以节距X1排列的凸电极阵列,每个所述凸电极具有高度X3,并且形成于直径为X2的阻挡金属基底上,该阻挡金属基底连接到排列于该半导体衬底上的电极,以满足关系(X1/2)≤X2≤(3×X1/4)和(X1/2)≤X3≤(3×X1/4)。 |
地址 |
日本神奈川县 |