| 主权项 |
1.一种整合快闪记忆体与高电压元件之制造方法,该制造方法至少包含:提供一基材,该基材至少包含一高电压元件区与至少一快闪记忆体区;形成一浮置闸极层于该基材上;定义出至少一闸极快闪记忆体之位置于该快闪记忆体区中;进行一第一氧化步骤,形成一第一氧化区域于该快闪记忆体区中之部分该浮置闸极层上;去除该高电压元件区中的部分浮置闸极层,以定义出至少一高电压元件之一操作区;以及进行一第二氧化步骤,形成一第二氧化区域于该高电压元件区之该操作区中,且位于该基材之表面上,并且同时使得该第一氧化区域的厚度增厚。2.如申请专利范围第1项所述之制造方法,更包括:该浮置闸极形成后,形成一罩幕层覆盖于该浮置闸极层上;以及进行一微影蚀刻制程,在该罩幕层中形成至少一开口而暴露出该浮置闸极层,且该第一氧化区域系形成于该开口中。3.如申请专利范围第1项所述之制造方法,更包括:该浮置闸极层形成后,去除该高电压元件区之该操作区中的部分浮置闸极层;形成一罩幕层覆盖于该浮置闸极层上;以及进行一微影蚀刻制程,在该罩幕层中形成至少一开口而暴露出该浮置闸极层,且该第一氧化区域系形成于该开口中。4.如申请专利范围第3项所述之制造方法,其中上述之罩幕层系由一氮化材料所构成。5.如申请专利范围第1项所述之制造方法,其中上述之第二氧化步骤中,该第一氧化区域的增加厚度系小于该第二氧化区域之厚度。6.如申请专利范围第1项所述之制造方法,更包括在该浮置闸极层形成之前,于该基材中形成复数个绝缘区域。7.如申请专利范围第6项所述之制造方法,其中上述之绝缘区域系由场氧化层所构成。8.如申请专利范围第1项所述之制造方法,更包括于该第二氧化步骤之后去除该浮置闸极层,仅保留位于该第一氧化区域下的部分该浮置闸极层。9.如申请专利范围第8项所述之制造方法,其中去除该浮置闸极层之步骤中,系利用一光阻保护该高电压元件区中的该第二氧化区域。10.如申请专利范围第1项所述之制造方法,更包括形成一闸极层于该高电压元件区与该快闪记忆体区,其中部分该闸极层系重叠于该第一氧化区域,且部分该闸极层系重叠于该第二氧化区域上。11.如申请专利范围第10项所述之制造方法,更包括形成至少一源极与至少一汲极于该高电压元件区,其中该高电压元件区中之该闸极层系位于该源极与该汲极之间。12.如申请专利范围第1项所述之制造方法,更包括于该快闪记忆体区中形成至少一源极与至少一汲极,其中该第一氧化区域系位于该源极与该汲极之间。13.一种整合快闪记忆体与高电压元件之制造方法,该制造方法至少包括:提供一基材,该基材系具有至少一高电压元件区与至少一快闪记忆体区;形成一浮置闸极层覆盖于该高电压元件区与该快闪记忆体区的该基材上;形成一罩幕层覆盖于该浮置闸极层上;于该快闪记忆体区之该罩幕层中,形成一开口,以暴露出该浮置闸极层;进行一第一氧化步骤,于该开口中形成一第一氧化层于该浮置闸极层上;去除该高电压元件区中部分之该罩幕层与位于下方之该浮置闸极层,而定义出该高电压元件区中至少一操作区;进行一第二氧化步骤,形成一第二氧化层于该高电压元件区中之该操作区中,并且同时使得该第一氧化区域的厚度增厚;去除该高电压元件区与该快闪记忆体区中的所有该罩幕层;去除该高电压元件区与该快闪记忆体区中的所有该浮置闸极层,但保留该快闪记忆体区中,该第一氧化层下方的部分该浮置闸极层;以及形成一闸极层于该高电压元件区与该快闪记忆体区中,其中部分该闸极层系重叠于该第一氧化层上,且部分该闸极层系重叠于该第二氧化层上。14.如申请专利范围第13项所述之制造方法,其中定义该高电压元件区之该操作区的步骤,系使该高电压元件区中部分之该罩幕层与位于下方之该浮置闸极层系同时去除。15.如申请专利范围第13项所述之制造方法,系先于该罩幕层形成前,进行定义该高电压元件区之该操作区的步骤所需的该高电压元件区中部分之该浮置闸极层之去除步骤,并于该第一氧化步骤后,再进行该高电压元件区中部分之该罩幕层之去除步骤。16.如申请专利范围第13项所述之制造方法,其中上述之罩幕层系由一氮化材料所构成。17.如申请专利范围第13项所述之制造方法,其中上述之第二氧化步骤中,该第一氧化层的增加厚度系小于该第二氧化层之厚度。18.如申请专利范围第13项所述之制造方法,更包括在该浮置闸极层形成之前,于该基材中形成复数个绝缘区域。19.如申请专利范围第18项所述之制造方法,其中上述之绝缘区域系由场氧化层所构成。20.如申请专利范围第13项所述之制造方法,其中去除所有该浮置闸极层之步骤中,系利用一光阻保护该高电压元件区中的该第二氧化区域。21.如申请专利范围第13项所述之制造方法,更包括形成至少一源极与至少一汲极于该高电压元件区,其中该高电压元件区中之该闸极层系位于该源极与该汲极之间。22.如申请专利范围第13项所述之制造方法,更包括于该快闪记忆体区中形成至少一源极与至少一汲极,其中该第一氧化区域系位于该源极与该汲极之间。23.一种整合快闪记忆体与高电压元件之制造方法,该制造方法至少包含:提供一基材,该基材至少包含一高电压元件区与至少一快闪记忆体区;形成一浮置闸极层于该基材上;定义出至少一分离闸极快闪记忆体之位置于该快闪记忆体区中;形成一闸极介电层于该快闪记忆体区中之部分该浮置闸极层上;去除该高电压元件区中的部分浮置闸极层,以定义出至少一高电压元件之一操作区;以及形成一闸极氧化层于该高电压元件区之该操作区中。24.如申请专利范围第23项所述之制造方法,其中该高电压元件区之该操作区中闸极氧化层的形成步骤,系同时增厚该闸极介电层之厚度。25.如申请专利范围第23项所述之制造方法,更包括:该浮置闸极形成后,形成一罩幕层覆盖于该浮置闸极层上;以及进行一微影蚀刻制程,在该罩幕层中形成至少一开口而暴露出该浮置闸极层,且该第一氧化区域系形成于该开口中。26.如申请专利范围第23项所述之制造方法,更包括:该浮置闸极层形成后,去除该高电压元件区之该操作区中的部分浮置闸极层;形成一罩幕层覆盖于该浮置闸极层上;以及进行一微影蚀刻制程,在该罩幕层中形成至少一开口而暴露出该浮置闸极层,且该第一氧化区域系形成于该开口中。27.如申请专利范围第25项所述之制造方法,其中上述之罩幕层系由一氮化材料所构成。28.如申请专利范围第23项所述之制造方法,更包括在该浮置闸极层形成之前,于该基材中形成复数个绝缘区域。29.如申请专利范围第28项所述之制造方法,其中上述之绝缘区域系由场氧化层所构成。30.如申请专利范围第28项所述之制造方法,更包括于该第二氧化步骤之后去除该浮置闸极层,仅保留位于该第一氧化区域下的部分该浮置闸极层。31.如申请专利范围第30项所述之制造方法,其中去除该浮置闸极层之步骤中,系利用一光阻保护该高电压元件区中的该第二氧化区域。32.如申请专利范围第23项所述之制造方法,更包括形成一闸极层于该高电压元件区与该快闪记忆体区,其中部分该闸极层系重叠于该第一氧化区域,且部分该闸极层系重叠于该第二氧化区域上。33.如申请专利范围第32项所述之制造方法,更包括形成至少一源极与至少一汲极于该高电压元件区,其中该高电压元件区中之该闸极层系位于该源极与该汲极之间。34.如申请专利范围第23项所述之制造方法,更包括于该快闪记忆体区中形成至少一源极与至少一汲极,其中该第一氧化区域系位于该源极与该汲极之间。图式简单说明:第1图至第8图所绘示为依据本发明之一较佳实施例,进行整合分离闸极快闪记忆体与高电压元件的制程剖面结构图。 |
