消除高速数字电路串扰的差分对排列方式

摘要

本发明公开了一种消除高速数字电路串扰的差分对排列方式，包括第一差分对和第二差分对，每组差分导线均系由两根差导线组成。该第一差分对和第二差分对呈几何多边形排列，其排列形状有多种组合变化形式，并且相互作用的差分对之间设有接地层，用于减小来自彼此的串绕，其中，第一差分对和第二差分对均可作为干扰源或被干扰对象。通过恰当的位置排配，差分对中干扰源作用于被干扰对象上的串扰可以被消减至最小甚至为零。

主权项

1.一种消除高速数字电路串扰的差分对排列方式，包括：一第一差分对，所述的第一差分对进一步由第一差分导线和第二差分导线组成；一第二差分对，所述的第二差分线进一步由第三差分导线和第四差分导线组成；一第一接地层；其特征在于：所述的第一差分对和所述的第二差分对呈几何多边形排列，所述的第一接地层与所述的第一差分对处于高速数字电路的不同布线层，并且位于所述的第一差分对的第一差分导线与第二差分导线的正下方。