发明名称 | 一种可以独立调整一信号的上升与下降边界时间的电路 | ||
摘要 | 一种可以独立调整一信号的上升与下降边界时间的电路,该电路首先包括有一第一延迟元件及一第二延迟元件,每一延迟装置都有一输入及一输出,每一输入连接到一普通输入信号。其次,一逻辑及函数,有两输入及一输出,其中一输入连接到输入信号,另一输入连接到该第一延迟元件的输出;该逻辑及函数的输出由一上升延迟信号所组成,在输入信号的上升边界及上升延迟信号的上升边界之间有一受控制上升边界延迟;最后,一逻辑或函数,有两输入及一输出,其中一输入连接到输入信号,另一输入连接到该第二延迟元件的输出;该逻辑或函数的输出由一下降延迟信号所组成,在输入信号的下降边界及下降延迟信号的下降边界之间有一受控制下降边界延迟。并且揭露一种结合上升延迟信号及下降延迟信号到一普通延迟输出信号的装置。 | ||
申请公布号 | CN1617447A | 申请公布日期 | 2005.05.18 |
申请号 | CN200310114371.4 | 申请日期 | 2003.11.14 |
申请人 | 钰创科技股份有限公司 | 发明人 | 夏濬 |
分类号 | H03K5/15 | 主分类号 | H03K5/15 |
代理机构 | 上海智信专利代理有限公司 | 代理人 | 吴林松 |
主权项 | 1.一种电路,可独立控制一信号上升及下降延迟边界时间安排,其特征在于:该电路包括有:一第一延迟元件及一第二延迟元件,每一延迟装置都有输入及输出,其中该输入的每一连接到一普通输入信号。一逻辑及函数,有两输入及一输出,其中一输入连接到该输入信号,另一输入连接到该第一延迟元件的输出;该逻辑及函数的输出由一上升延迟信号所组成,在该输入信号的上升边界及该上升延迟信号的上升边界之间有一受控制上升边界延迟;以及一逻辑或函数,有两输入及一输出,其中一输入连接到该输入信号,另一输入连接到该第二延迟元件的输出;该逻辑或函数的输出由一下降延迟信号所组成,在输入信号的下降边界及该下降延迟信号的下降边界之间有一受控制下降边界延迟。 | ||
地址 | 台湾省新竹市新竹科学工业园区科技五路六号 |