由至少一个滤波器级构成的滤波器电路

摘要

本发明涉及一种滤波电路及其制造方法，这种滤波电路包括至少一个回转器内核段(GCi)，所述回转器内核段具有四个反相器，在一对输入端(i_1，i_2)与一对输出端(o_1，o_2)之间相互连接成一个环形结构。至少一个共模反馈段(CMIi，CMOi)配置在这对输入端之间和/或这对输出端之间。所述共模反馈段包括两个分别由一个反相器和一个短路反相器形成的串联连接，反相并联在所述输入端之间或输出端之间。这些反相器可以由MOS、CMOS或BiCMOS或者双极型晶体管构成。按照本发明，回转器内核段和/或共模反馈段的晶体管的沟道区尺寸选择成满足关系g*C≥g_m*c_m，其中：g为回转器内核段终端的有效电导负载，C为回转器内核段终端的有效电容性负载，g_m为回转器内核段的有效回转常数，而c_m为回转器内核段的有效跨容。

主权项

1.一种制造一种包括至少一个滤波级(FSTi)的方法，所述方法包括下列步骤：a)为所述至少一个滤波级(FSTi)各配置(S1)一个回转器内核段(GCi)，所述回转器内核段具有四个反相器(GI1i-GI4i)，在一对输入端(i_1，i_2)与一对输出端(o_1，o_2)之间相互连接成一个环形结构；以及b)配置(S2)至少一个连接在这对输入端之间和/或这对输出端之间的共模反馈段(CMIi，CMOi)，所述共模反馈段包括两个分别由一个反相器(CMI1，CMO1)和一个短路反相器(CMI2，CMO2)形成的串联连接，反相并联在所述输入端或所述输出端之间；c)每个所述反相器由MOS、CMOS或BiCMOS晶体管构成，所述晶体管具有一个栅极(G)、一个漏极(D)、一个源极(S)和一个在所述漏极(D)与源极(S)之间的沟道区(CH)，；所述方法的特征是它还包括下列步骤：d)将回转器内核段和/或共模反馈段的晶体管的沟道区尺寸(CL，CW)选择(S4)成满足以下关系： g*C≥gm*cm (11)其中：g为回转器内核段终端的有效电导负载；C为回转器内核段终端的有效电容性负载；gm为回转器内核段的有效回转常数；以及cm为回转器内核段有效跨容。