| 主权项 |
1.一种用于读取一记忆单元中所储存之资讯的读取电路,包括:一电流供应电路,用于将一电流供应至一连接至该记忆单元的位元线;一比较电路,用于比较该电流供应电路之电流供应至该位元线的电位与一参考电位,以便输出该记忆单元中所储存之资讯;一切断电路,用于在一指定条件下切断该比较电路与该记忆单元之间的互相电连接;一充电电路,用于将该位元线充电,当该位元线的电位超过一指定电位时,该充电电路停止充电该位元线;以及一放电电路,用于当该位元线的电位超过该指定电位时,将该位元线放电。2.如申请专利范围第1项之读取电路,其中该切断电路包括一回馈偏压电路,用于当该位元线之电位超过该指定电位时,切断该比较电路与该记忆单元之间的互相电连接。3.如申请专利范围第2项之读取电路,其中该回馈偏压电路以回馈方式来控制该位元线之电位,并且将该位元线之电位限制在该比较电路的一指定操作范围内。4.如申请专利范围第1项之读取电路,其中该切断电路包括一分离电路,用于依据一指定信号,切断该比较电路与该记忆单元之间的互相电连接。5.如申请专利范围第1项之读取电路,其中该充电电路以回馈方式来控制该位元线之电位,并且将该位元线之电位限制在该比较电路的一指定操作范围内。6.如申请专利范围第1项之读取电路,进一步包括一参考电压产生电路,用于产生一表示该参考电位的参考电压。7.如申请专利范围第6项之读取电路,其中:该参考电压产生电路包括一参考充电电路,用于将一连接至一参考记忆单元的一参考位元线充电,当该参考位元线的电位超过一指定电位时,该参考充电电路停止该参考位元线之充电作业;以及当该充电电路将连接至该记忆单元的该位元线充电时,在本实例中,该充电电路与该参考充电电路之间为短路状态。8.如申请专利范围第1项之读取电路,其中:会依据使用一电特性相同于该记忆单元之电特性的主动元件所产生的一输入控制信号,来控制该电流供应电路的电流驱动能力,以便补偿该记忆单元的电特性波动。9.一种半导体记忆体装置,包括:一记忆单元阵列,其包含复数个记忆单元,每个记忆单元都能够储存资讯;以及一读取电路,用于读取选自该等复数个记忆单元之一记忆单元中所储存之资讯;其中该读取电路包括:一电流供应电路,用于将一电流供应至一连接至该所选之记忆单元的位元线;一比较电路,用于比较该电流供应电路之电流供应至该位元线的电位与一参考电位,以便输出该所选之记忆单元中所储存之资讯;一切断电路,用于在一指定条件下切断该比较电路与该所选记忆单元之间的互相电连接;一充电电路,用于将该位元线充电,当该位元线的电位超过一指定电位时,该充电电路停止充电该位元线;以及一放电电路,用于当该位元线的电位超过该指定电位时,将该位元线放电。10.如申请专利范围第9项之半导体记忆体装置,其中:该充电电路依据一充电开始信号而开始将该位元线充电;以及该充电开始信号系依据侦测到一位址终端信号转变而产生。11.如申请专利范围第9项之半导体记忆体装置,其中该等记忆单元都是一快闪记忆单元、磁阻元件或一唯读记忆单元。图式简单说明:图1显示根据本发明一项实例之半导体记忆装置150之局部结构的方块图;图2显示图1所示之一记忆单元阵列中所使用之一示范性快闪记忆单元的电路组态图;图3显示图1所示之一电流供应电路的电路组态图;图4显示图3所示之该电流供应电路及通过位元线流动之电流的电压对电流特性图表;图5A显示图1所示之节点11N之电位随时间变化的电压波形图;图5B显示图1所示之节点12N之电位随时间变化的电压波形图;图5C显示一PRC信号电压随时间变化的电压波形图;图6显示图1所示之一回馈偏压电路中一反转器电路的电路组态图;图7显示图1所示之一预充电电路中一反转器电路的电路组态图;图8显示介于要输入至图6与图7所示之该反转器电路之信号时序之间的关系;图9显示图1所示之一参考电压产生电路的电路组态图;图10显示另一参考电压产生电路的电路组态图;图11显示适用于本发明之一预充电电路(图1)的电路组态图,以及一参考电压产生电路(图9)中所包含之预充电电路的电路组态图;图12显示一LBIAS电压产生电路的电路组态图,该LBIAS电压产生电路系用于产生一要供应至图3所示之一负载电路之p-通道型电晶体之闸电极的LBIAS信号;图13显示该LBIAS电压产生电路所产生之LBIAS信号的电压对电流特性图表;图14显示图3所示之该电流供应电路的电压对电流特性图表;图15显示另一LBIAS电压产生电路的电路组态图;图16显示适用于本发明之MRAM的电路组态图;图17显示当记忆单元是MRAM时所适用之一LBIAS电压产生电路的电路组态图;图18A显示一包含一当做负载电路之n-通道型电晶体4c的电流供应电路之电路组态图;图18B显示图18A所示之该电流供应电路的电压对电流特性图表;图19A显示一包含一当做负载电路之p-通道型电晶体4d的电流供应电路之电路组态图;图19B显示图19A所示之该电流供应电路的电压对电流特性图表;图20A显示一包含一当做负载电路之电阻器4e的电流供应电路之电路组态图;图20B显示图20A所示之该电流供应电路的电压对电流特性图表;图21显示用于从一记忆单元读取资讯之习知读取电路的电路组态图;图22显示用于从一记忆单元读取资讯之另一种习知读取电路的电路组态图;以及图23显示根据本发明另一项实例之半导体记忆装置之局部结构的方块图。 |
