| 主权项 |
1.一种系统板,包括:一控制单元;多连接器,配置成同方向串联,且接受一用以输入及输出资料之连接装置;及多信号线,连接该控制单元到该等连接器且包括至少一分支点,其中在相同分支点分歧之次信号线,在长度及/或从分支点至连接装置之路径负载皆相等。2.如申请专利范围第1项之系统板,尚包括:一第一层,包括第一通道孔连接至该等信号线,该第一通道孔配置于安装该等连接器之区域间;及一第二层,包括第二通道孔及第三通道孔,该等第二通道孔配置于第一通道孔之对应位置,且连接至第一层之第一通道孔,该等第三通道孔配置于安装连接器之区域间,且经由次信号线各别地连接至第二通道孔。3.如申请专利范围第1项之系统板,尚包括:一第一层,包括第一通道孔连接至该等信号线,第一通道孔配置于安装连接器之区域间;一第二层,包括第二通道孔及第三通道孔,第二通道孔配置于第一通道孔之对应位置,且连接至第一层之第一通道孔,除了配置有第二通道孔之位置外,第三通道孔配置于安装连接器之区域间,且经由第一次信号线各别地连接至第二通道孔;及一第三层,包括第四通道孔及第五通道孔,第四通道孔配置于第三通道孔之对应位置,且连接至第二层之第三通道孔,除了配置有第四通道孔之位置外,第五通道孔配置于安装连接器之区域间,且经由第二次信号线各别地连接至第四通道孔。4.如申请专利范围第1项之系统板,其中该等信号线包括第一及第二分支点。5.如申请专利范围第1项之系统板,其中该等连接器配置成插槽形式。图式简单说明:图1以示意图说明电脑系统中使用的习用系统板配置;图2A及2B说明图1系统板的上层及下层;图3根据习用技艺的插槽S1至S4位置,说明信号线的长度;图4A以图表说明由记忆体控制电路传输至一第一插槽S1之信号波形;图4B以图表说明由记忆体控制电路传输至一第二插槽S2之信号波形;图5A及5B根据本发明一实例,说明一系统板的上层及下层;图6根据本发明一实例,根据插槽位置说明信号线长度;图7A至7C根据本发明另一实例,说明一系统板的上层及下层;图8根据本发明另一实例,根据插槽位置说明信号线长度;图9A根据本发明,以图表说明由记忆体控制电路传输至一第一插槽之信号波形;及图9B根据本发明,以图表说明由记忆体控制电路传输至一第二插槽之信号波形。 |
