发明名称 半导体封装基板电性连接垫之电镀金属层制法
摘要 一种半导体封装基板电性连接垫之电镀金属层制法,主要系提供一至少一表面具有复数个电性连接垫之半导体封装基板,并于该基板表面覆盖一导电膜;接着,于该导电膜上形成第一阻层;然后,同时移除覆盖于该电性连接垫上之第一阻层与导电膜,俾使该第一阻层与导电膜于该电性连接垫处形成开孔;再于该基板表面形成第二阻层,使该第二阻层覆住残露于第一阻层开孔区之导电膜;并对该封装基板进行电镀,使该电性连接垫外露表面电镀有一如镍/金之金属层;接着,移除第二阻层、第一阻层及其所覆盖之导电膜;之后,可于该封装基板表面形成一拒焊层,并使该拒焊层具有复数个开孔以显露已完成电镀金属层之电性连接垫。本发明可避免在化学镍/金制程所产生之跳镀与黑垫等问题,以有效提升封装结构信赖性;再者,无须于封装基板表面另外布设电镀导线,藉以大幅增加封装基板有效布线面积。
申请公布号 TWI231025 申请公布日期 2005.04.11
申请号 TW091137417 申请日期 2002.12.26
申请人 全懋精密科技股份有限公司 发明人 许诗滨
分类号 H01L23/492;C25D5/54 主分类号 H01L23/492
代理机构 代理人 陈昭诚 台北市中正区博爱路80号6楼
主权项 1.一种半导体封装基板电性连接垫之电镀金属层 制法,其步骤包括: 提供一至少一表面具有复数个电性连接垫之半导 体封装基板,并于该基板表面覆盖一导电膜; 于该导电膜上形成第一阻层; 同时移除覆盖于该电性连接垫上之第一阻层与导 电膜,俾使该第一阻层与导电膜于该电性连接垫处 形成开孔; 于该基板表面形成第二阻层,使该第二阻层覆住残 露于第一阻层开孔区之导电膜; 对该封装基板进行电镀,使该电性连接垫外露表面 电镀有金属层;以及 移除第二阻层、第一阻层及其所覆盖之导电膜。 2.如申请专利范围第1项之半导体封装基板电性连 接垫之电镀金属层制法,复包含: 于该封装基板表面形成一拒焊层,并使该拒焊层具 有复数个开孔以显露已完成电镀金属层之电性连 接垫。 3.如申请专利范围第2项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该拒焊层之开孔孔 径可大于电性连接垫之大小。 4.如申请专利范围第2项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该拒焊层之开孔孔 径可小于电性连接垫之大小。 5.如申请专利范围第2项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该拒焊层可为一绿 漆。 6.如申请专利范围第1项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该封装基板为一打 线式封装基板。 7.如申请专利范围第1项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该电性连接垫可为 打线垫。 8.如申请专利范围第1项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该电性连接垫可为 焊球垫。 9.如申请专利范围第1项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该电镀金属层系选 自由金、镍、钯、银、锡、镍/钯、铬/钛、镍/金 、钯/金及镍/钯/金所构成之群组之一者所形成。 10.如申请专利范围第1项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该导电膜为有机导 电性聚合物(organic conductive polymer)。 11.如申请专利范围第1项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该导电膜可选自聚 乙炔、聚对苯、聚比略、聚塞吩、聚苯胺等所构 成之组群材料。 12.如申请专利范围第1项之半导体封装基板电性连 接垫之电镀金属层制法,其中,该阻层可为一乾膜 、光阻及液态光阻之任一者。 图式简单说明: 第1图系为习知封装基板之电性连接垫电镀有镍/ 金金属层之剖面示意图; 第2A至2D图系为另一习知封装基板之电性连接垫电 镀镍/金制程之剖面示意图; 第3图系应用本发明之半导体封装基板电性连接垫 之电镀金属层制法之基板剖面示意图;以及 第4A图至4H图系本发明之半导体封装基板电性连接 垫之电镀金属层制法示意图。
地址 新竹市新竹科学工业园区力行路6号