发明名称 |
非易失性半导体存储器件及其制造方法 |
摘要 |
提供一种非易失性半导体存储器件,包括:在上述半导体衬底的表面上形成的包含第一栅绝缘膜和第一栅极的第一晶体管、以及在上述半导体衬底的表面上形成的包含第二栅绝缘膜和第二栅极的第二晶体管,上述第一栅绝缘膜含有电荷蓄积层,上述第二栅绝缘膜不含电荷蓄积层,上述第一晶体管和上述第二晶体管通过沟实现元件分离,上述第一晶体管的电荷蓄积层仅存在于元件区。该器件可以提高电荷保持特性,使读出动作稳定,并提高周边晶体管的动作速度。 |
申请公布号 |
CN1187831C |
申请公布日期 |
2005.02.02 |
申请号 |
CN01133019.8 |
申请日期 |
2001.09.14 |
申请人 |
株式会社东芝 |
发明人 |
坂上荣人 |
分类号 |
H01L27/10;H01L27/115;H01L21/8239;G11C11/40 |
主分类号 |
H01L27/10 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王以平 |
主权项 |
1.一种非易失性半导体存储器件,包括:半导体衬底;单元阵列,具有作为单元晶体管的第一晶体管、作为选择晶体管的第二晶体管,该第一晶体管形成于上述半导体衬底的表面,并包括第一栅极和含有电荷蓄积层的第一栅极绝缘膜,该第二晶体管形成于半导体衬底的表面,并包括第二栅极和不含有电荷蓄积层的第二栅极绝缘膜;以及上述单元阵列周边区域的周边晶体管,包括形成于半导体衬底的表面并具有第三栅极绝缘膜和第三栅极的第一周边晶体管、形成于半导体衬底的表面并具有第四栅极绝缘膜和第四栅极的第二周边晶体管,上述第三和第四栅极绝缘膜具有彼此不同的厚度,其中上述第一和第二晶体管通过沟实现元件分离,第一晶体管的电荷蓄积层不存在于元件分离区,仅存在于元件区中第一栅极的下面。 |
地址 |
日本东京都 |