| 主权项 |
1.一种记忆体模组之装置,包括:复数个基板,系可相互结合为一体,每一片基板之下缘设有插接部及接点,且,结合为一体的每一基板相互之间系设有第一结合件及第二结合件;及记忆体晶片,系电讯组装于每一片基板上;结合板,其外侧下缘设有导电片,该结合板之内缘设有复数个分别与该导电片电讯连接的收容槽,用以收容该等基板之插接部,并作电讯连接。2.如申请专利范围第1项所述记忆体模组之装置,其中该第一结合件为凸体,而该第二结合作为可与该凸体嵌卡的凹槽。3.如申请专利范围第2项所述记忆体模组之装置,其中该第一结合件可为鸠尾型凸体,而该第二结合件为可与该鸠尾型凸体嵌卡的鸠尾型凹槽。4.如申请专利范围第3项所述记忆体模组之装置,其中该左右两侧之基板的外缘,进一步设有凹槽用以电讯插接至记忆体模组连接器后,可被记忆体模组连接器上的扣紧件抵扣定位。5.如申请专利范围第1项所述记忆体模组之装置,其中该复数基板之一,进一步设有可重读记忆体(EEPROM)。6.如申请专利范围第1项所述记忆体模组,其中该结合板之收容槽为对应每一个基板独立设置,而每一片基板的插接部则由该基板的下缘作内缩的延伸,以形成肩部状,可使相互嵌卡后之基板插接于收容槽后紧邻并接一起。7.如申请专利范围第1项所述记忆体模组,其中该结合板之该等收容槽可形成为单一纵长形,而该等基板的插接部则可直接由每一基板的两侧延伸形成。图式简单说明:第一图为本创作记忆体模组之装置的立体分解图。第二图为本创作记忆体模组之装置的立体组合图。第三图为本创作记忆体模组插接于记忆体模组连接器的立体图。第四图为第三图的4-4'剖面图。第五图为本创作记忆体模组之装置的第二实施例。第六图为本创作记忆体模组之装置的第三实施例。 |
