嵌入式快闪记忆体元件的制造方法

摘要

本发明揭示一种嵌入式快闪记忆体元件的制造方法。其特征步骤为：提供一基底，具有一记忆区，其中位在记忆区的基底上具有一元件。然后，形成一导体层于位在记忆区的基底上，并覆盖元件。之后，形成顺应的一绝缘层于导体层与基底上。接着，去除位在记忆区边缘的绝缘层，而露出位在记忆区边缘的导体层表面。然后，非等向性蚀刻去除绝缘层与部分该导体层，而形成位于该元件侧壁上的一控制闸。如此，就不需额外的微影蚀刻步骤来除去位在记忆区边缘的残留多晶矽。