| 主权项 |
1. 一种电路,该种电路用来产生低电力数位逻辑,该种电路包括(a) 一与一切换开关电路在电路上通讯之数位逻辑电路,该数位逻辑电路包括一信号输入和一信号输出及用以执行数位逻辑机能之逻辑电路;(b) 该切换开关电路具有(1)一可以在第一与第二状态间切换之输出埠,用来调节数位逻辑电路信号输出并从而调节数位逻辑电路电力消耗;(2)一用来将输出埠在第一状态与第二状态间切换之控制埠;(3)一侦测埠,该侦测埠用来侦测数位逻辑电路输入信号情况并用来因应于控制埠之状态而控制输出埠;该控制埠在电路上与该侦测埠通讯,且该侦测埠在电路上与该输出埠通讯。2. 根据申请专利范围第1项之切换开关电路,其中该侦测埠包括一在电路上与控制埠及输出埠通迅之互补随耦器电路。3. 根据申请专利范围第1项之切换开关电路,其中该控制埠包括一反转器电路。4. 根据申请专利范围第3项之切换开关电路,其中该侦测埠进一步包括一与该反转器电路沟通之栓锁电路。5. 根据申请专利范围第4项之切换开关电路,其中该栓锁电路包括一电晶体。6. 根据申请专利范围第1项之切换开关电路,其中该输出埠包括一电晶体。7. 根据申请专利范围第2项之切换开关电路,其中该互补随耦器电路包括一P通道金氧半导体场效电晶体及一N通道金氧半导体场效电晶体。8. 一种微处理器,该微处理器具有:(a) 一在电路上与一切换开关电路通讯之数位逻辑电路,(b) 该切换开关电路具有(1)一可以在第一与第二状态间切换之输出埠,用来调节数位逻辑电路信号输出并从而调节数位逻辑电路电力消耗;(2)一用来将输出埠在第一状态与第二状态间切换之控制埠;(3)一侦测埠,该侦测埠用来侦测数位逻辑电路输入信号情况并用来因应于控制埠之状态而控制输出埠;该控制埠在电路上与该侦测埠通讯,且该侦测埠在电路上与该输出埠通讯。9. 一种切换开关电路,该切换开关电路用来降低数位逻辑电路内之直流电力消耗,该切换开关电路包括:(a) 一可在第一与第二状态间切换之输出埠,用来调节一数位逻辑电路信号输出并从而调节数位逻辑电路电力消耗;(b) 一用来将输出埠在第一状态与第二状态间切换之控制埠;(c) 一侦测埠,该侦测埠用来侦测数位逻辑电路输入信号情况并用来因应于控制埠之状态而控制输出埠;该控制埠在电路上与该侦测埠通讯,且该侦测埠在电路上与该输出埠通讯。10. 根据申请专利范围第9项之切换开关电路,其中该侦测埠包括一在电路上与控制埠及输出埠通讯之互补随耦器电路。11. 根据申请专利范围第9项之切换开关电路,其中该控制埠包括一反转器电路。12. 根据申请专利范围第11项之切换开关电路,其中该控制埠进一步包括一与该反转器电路通讯之栓锁电路。13. 根据申请专利范围第12项之切换开关电路,其中该栓锁电路包括一电晶体。14. 根据申请专利范围第9项之切换开关电路,其中该输出埠包括一电晶体。15. 一种电脑系统,该电脑系统有至少一个微处理器,该微处理器包括用以降低直流电力消耗之数位逻辑电路与切切换开关电路,该切换开关电路包括:(a) 一可在第一与第二状态间切换之输出埠,用来调节数位逻辑电路输出情况并从而调节数位逻辑电路电力消耗;(b) 一用来将输出埠在第一状态与第二状态间切换之控制埠;(c) 一侦测埠,该侦测埠用来侦测数位逻辑电路输入情况并用来因应于控制埠之状态控制输出埠;该控制埠在电路上与该侦测埠通讯,该侦测埠在电路上与该输出埠通讯,且该输出埠在电路上与该数位逻辑电路通讯。16. 根据申请专利范围第15项之切换开关电路,其中该侦测埠包括一在电路上与控制埠及输出埠通讯之互补随耦器电路。17. 根据申请专利范围第15项之切换开关电路,其中该控制埠包括一反转器电路。18. 根据申请专利范围第17项之切换开关电路,其中该侦测埠进一步包括一与反转器电路通讯之栓锁电路。19. 一种切换开关电路,用来降低数位逻辑电路内的直流电力消耗,该电路包括:(a) 一重置信号输入,该重置信号输入具有一反转器电路且用以将切换閞关电路在第一与第二状态间改变,(b) 一侦测电路,用来侦测一数位逻辑电路信号输入及信号输出节点之电压位准变化,该侦测电路在电路上与重置信号输入及数位逻辑电路通讯,(c) 一电源输出,该电源输出可在第一与第二状态间切换并用来控制供应予数位逻辑电路之电力,并因应于侦测电路和重置信号输入,及(d) 一栓锁电路,用来将电源输出栓锁于第一状态,该栓锁电路因应于侦测电路,该重置信号输入在电路上与侦测电路通讯,该侦测电路在电路上与栓锁电路通讯,该电源输出在电路上与栓锁电路及数位逻辑电路通讯,且藉此,该电源输出因应于侦测电路及重置信号输入而藉在第一与第二状态间切换来控制供应予数位逻辑电路之电力,其中该第一状态为一导通状态且该第二状态为一截断状态。20. 一种方法,该种方法系在一执行逻辑机能之数位电路内用来降低该数位电路的直流电力消耗,该数位电路包括一输入、输出及一控制埠和与其相关之数位信号,该方法包括下列诸步骤:(a) 透过一侦测埠侦测数位电路内一输出节点处之电压位准变化;(b) 将许多个预先选定之电压位准中的一个加诸输出埠,该步骤包括根据电压位准变化将一切换开关电路由一第一状态改变为一第二状态之步骤;(c) 因应于切换开关电路的第一与第二状态调节数位电路内的直流电流流动,从而决定输出埠之电压位准。21. 根据申请专利范围第20项之方法,其中该侦测电压位准变化之步骤包括侦测预先选定之节点是否为一弱零情况的步骤。22. 根据申请专利范围第20项之方法,该方法进一步包括将弱零输出改变为接地输出之步骤。23. 一种方法,该种方法在一执行逻辑机能之电脑系统内用来降低该电脑系统的直流电力消耗,该电脑系统具有数位逻辑电路,该方法包括下列诸步骤:(a) 透过一侦测埠侦测数位逻辑电路内一输出节点处之电压位准变化;(b) 将许多个预先选定之电压位准中的一个加诸一输出埠,该步骤包括根据该电压位准变化而将一切换开关电路自一第一状态改变为一第二状态的步骤;(c) 因应于切换开关电路的第一与第二状态调节数位电路内的直流电流流动,从而决定输出埠之电压位准;及(d) 将一弱零输出改变为一在输出埠处之接地输出。图示简单说明:图1系包含本发明之低电力预先放电比率逻辑的个人电脑之鸟瞰图;图2系图1之个人电脑中某些元件的立体分解图,该图包括机座、机盖、电机直接存取储存装置及一平面主机板,该图显示该等元件间的某些关系;图3系包含本发明之低电力预先放电比率逻辑的图1与2之个人电脑某些元件的示意图;图4为实践一NOR机能之典型比率逻辑电路的示意图;图5为实践与图4相同之NOR机能的本发明低电力预先放电 |
