| 发明名称 | 避免静电放电破坏的导架及其方法 | ||
| 摘要 | 一种避免静电放电破坏的方法，应用于包括一半导体芯片、多个已接脚、以及至少一未接脚的一集成电路封装内，避免因未接脚处所造成的静电放电破坏；该方法包括：将一导架内的该未接脚予以缩短或移除来小型化，以增加邻近该未接脚的这些已接脚的脚位间距。 | ||
| 申请公布号 | CN1179413C | 申请公布日期 | 2004.12.08 |
| 申请号 | CN01110185.7 | 申请日期 | 2001.03.28 |
| 申请人 | 华邦电子股份有限公司 | 发明人 | 俞大立 |
| 分类号 | H01L23/60 | 主分类号 | H01L23/60 |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 程伟 |
| 主权项 | 1.一种避免静电放电破坏的方法，应用于包括一半导体芯片、多个已接脚、以及至少一未接脚的一集成电路封装内，避免因未接脚处所造成的静电放电破坏；该方法包括：将一导架内的该未接脚予以缩短或移除来小型化，以增加邻近该未接脚的这些已接脚的脚位间距。 | ||
| 地址 | 中国台湾 | ||