发明名称 |
集成电路器件的形成方法及由该方法形成的集成电路器件 |
摘要 |
集成电路器件及其制造方法,选择性地腐蚀绝缘层以增加与半导体区相邻的自对准接触区域。互连图形形成在具有设置在互连图形之间的半导体区的衬底上。在成对互连图形和衬底上形成腐蚀终止层,在成对互连图形和半导体区上形成牺牲绝缘层。腐蚀牺牲绝缘层以露出在成对互连图形表面上延伸的部分腐蚀终止层。侧壁绝缘间隔层形成在互连图形之间的间隙区上部中的成对互连图形的侧壁部分上和覆盖半导体区的部分牺牲绝缘层上。 |
申请公布号 |
CN1173396C |
申请公布日期 |
2004.10.27 |
申请号 |
CN01101676.0 |
申请日期 |
2001.01.15 |
申请人 |
三星电子株式会社 |
发明人 |
李宰求;高宽协 |
分类号 |
H01L21/768;H01L21/28;H01L23/52 |
主分类号 |
H01L21/768 |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波 |
主权项 |
1.一种形成集成电路器件的方法,包括以下步骤:在衬底上形成一对互连图形,衬底具有设置在成对互连图形之间的半导体区;在成对互连图形和衬底上形成腐蚀终止层;然后在成对互连图形和半导体区上形成包括第一材料的牺牲绝缘层;选择性地腐蚀牺牲绝缘层以露出在成对互连图形表面上延伸的部分腐蚀终止层;在成对互连图形和覆盖半导体区的牺牲绝缘层的一部分之间的间隙区上部中形成包括第二材料并在成对互连图形的侧壁部分上延伸的侧壁绝缘间隔层;和使用侧壁绝缘间隔层作为腐蚀掩模,选择性地腐蚀覆盖半导体区的部分牺牲绝缘层,以形成侧壁绝缘间隔层下面的凹槽。 |
地址 |
韩国京畿道 |