| 主权项 |
1.一种具不同厚度之闸氧化层之半导体元件的制造方法,该方法包括:于一基底上形成一图案化罩幕,该图案化罩幕具有多数个开口,该些开口暴露出部分该基底,各该开口之基底上分别预定形成一闸氧化层;于各该开口中的该基底上形成该闸氧化层,其步骤包括:(a)于该些开口中的该基底上形成一第一氧化层;(b)去除部分该些开口中的该第一氧化层;以及(c)于该些开口中的该基底上形成一第二氧化层,其中该第二氧化层的厚度小于该第一氧化层的厚度;于该些开口中形成多数个导体层;去除该图案化罩幕;于该些导体层两侧之该基底中形成一淡掺杂汲极区;于该基底上形成一介电层,覆盖该些导体层;蚀刻该介电层,以于该些导体层侧壁形成多数个间隙壁;以及于该些间隙壁侧边的该基底中形成一源极/汲极区。2.如申请专利范围第1项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中步骤(a)形成该第一氧化层之方法包括热氧化法。3.如申请专利范围第1项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中步骤(c)形成该第二氧化层之方法包括热氧化法。4.如申请专利范围第1项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于步骤(b)后与步骤(c)前,更包括重复步骤(a)~(b)的步骤。5.如申请专利范围第1项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于该基底上形成该图案化罩幕之前,更包括于该基底上形成一垫氧化层。6.如申请专利范围第1项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于该些开口中形成该些导体层之步骤包括:于该基底上形成一导体层填入该些开口中;以及以该图案化罩幕为终止层,平坦化该导体层。7.如申请专利范围第6项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中平坦化该导体层之方法包括化学机械研磨制程与回蚀刻制程其中之一。8.如申请专利范围第1项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中步骤(b)包括:于该基底上形成一光阻层覆盖部分该些开口;以及利用缓冲氧化物蚀刻剂去除暴露出之该第一氧化层。9.如申请专利范围第8项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中步骤(b)之后更包括去除该光阻层。10.如申请专利范围第1项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于该基底上形成该介电层之方法包括利用四乙氧基矽烷作为气体源进行沈积制程。11.一种具不同厚度之闸氧化层之半导体元件的制造方法,适于在一基底上形成高电压元件与低电压元件,该基底分为一高电压元件区与一低电压元件区,该方法包括:于该基底上形成一图案化罩幕,该图案化罩幕具有多数个开口,该些开口暴露出该高电压元件区与该低电压元件区之部分该基底;于暴露出之该基底表面形成一第一氧化层;去除该低电压元件区中之该第一氧化层;于该低电压元件区中暴露出之该基底表面与该高电压元件区之该第一氧化层上形成一第二氧化层;于该些开口中形成多数个闸极;去除该图案化罩幕;于该基底中形成一淡掺杂汲极区;于该基底上形成一介电层,覆盖该些闸极;蚀刻该介电层,以于该些闸极侧壁形成多数个间隙壁;以及于该基底中形成一源极/汲极区。12.如申请专利范围第11项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于暴露出之该基底表面形成该第一氧化层之方法包括热氧化法。13.如申请专利范围第11项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于该低电压元件区中暴露出之该基底表面与该高电压元件区之该第一氧化层上形成该第二氧化层之方法包括热氧化法。14.如申请专利范围第11项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中去除该低电压元件区之该些开口中的该第一氧化层之步骤包括:于该基底上形成一光阻层覆盖该高电压元件区之该些开口;以及利用缓冲氧化物蚀刻剂去除该低电压元件区中的该第一氧化层。15.如申请专利范围第14项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中去除该低电压元件区之该些开口中的该第一氧化层之步骤后更包括去除该光阻层。16.如申请专利范围第11项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中该第一氧化层比该第二氧化层厚。17.如申请专利范围第16项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于该些开口中形成该些闸极之步骤包括:于该基底上形成一导体层填入该些开口中;以及以该图案化罩幕为终止层,平坦化该导体层。18.如申请专利范围第17项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中平坦化该导体层之方法包括化学机械研磨制程与回蚀刻制程其中之一。19.如申请专利范围第11项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于该基底上形成该图案化罩幕之前,更包括于该基底上形成一垫氧化层。20.如申请专利范围第11项所述之具不同厚度之闸氧化层之半导体元件的制造方法,其中于该基底上形成该介电层之方法包括利用四乙氧基矽烷作为气体源进行沈积制程。图式简单说明:第1图系习知一种在同一晶片上预定同时形成有高电压元件与低电压元件之半成品的剖面示意图。第2图系第1图之半成品进行间隙壁蚀刻,在低电压元件区暴露出的闸氧化层被完全去除即停止的剖面示意图。第3图是第2图之元件继续进行间隙壁蚀刻,直到高电压元件区暴露出的闸氧化层被完全去除的剖面示意图。第4图是习知一种在同一晶片上同时形成有高电压元件与低电压元件的剖面示意图,其中的闸氧化层系于形成间隙壁用的氧化层之前就先用缓冲氧化物蚀刻剂去除未被闸极覆盖的部位之剖面示意图。第5A~5H图是依照本发明之一较佳实施例之半导体元件的制造流程剖面图。 |
