发明名称 于衬底上制造集成电路的方法
摘要 一种于衬底上制造集成电路的方法,该衬底具有位于阵列区域中的非易失性存储器与位于非阵列区域中的其它电路,使用二多晶硅层来制造例如是掩模式只读存储器或SONOS存储器等高密度非易失性存储器,该高密度非易失性存储器与高等周边逻辑元件统合形成于单一芯片上。该制造方法包括:覆盖第一多晶硅层于栅极介电层上方;覆盖氮化硅层于第一多晶硅层上方;使用二道掩模以在第一多晶硅层形成栅极电极以及进行位线的注入步骤;沉积介电材料于栅极电极间以填充栅极电极间的间隙;平坦化;去除氮化硅层并涂布第二多晶硅层;于阵列区域中定义出字线且在非阵列区域中定义出晶体管栅极;以及,进行轻掺杂漏极、硅化物与其它逻辑电路的步骤。
申请公布号 CN1521831A 申请公布日期 2004.08.18
申请号 CN03143603.X 申请日期 2003.07.25
申请人 旺宏电子股份有限公司 发明人 黄仲仁
分类号 H01L21/82;H01L21/8239 主分类号 H01L21/82
代理机构 北京市柳沈律师事务所 代理人 陶凤波;侯宇
主权项 1.一种于衬底上制造集成电路的方法,该衬底具有一位于一阵列区域中的非易失性存储器与一位于一非阵列区域中的一其它电路,该制造方法包括:形成一栅极介电层于该阵列区域与该非阵列区域;覆盖一第一多晶硅层于该栅极介电层上方;覆盖一氮化硅层于该第一多晶硅层上方;定义位于该阵列区域中且沿一字线方向的多条线,并于该阵列区域中蚀刻该氮化硅层与该第一多晶硅层,以形成多条线结构;定义垂直于该字线方向且位于该些线结构上方的多条线,并蚀刻该些线结构以形成多个栅极电极,其中,该些栅极电极包括余留的该第一多晶硅层与该氮化硅层;注入一掺杂剂到该衬底的该阵列区域中的垂直于该字线方向的该些线条,其中,该掺杂剂以穿透该栅极介电层上的多个非覆盖区域的方式注入;去除垂直于该字线方向的该些线条;沉积一介电材料于该些栅极电极之间,以填充介于该些栅极电极之间的多个间隙;平坦化该阵列区域与该非阵列区域至一特定高度,且于该特定高度可暴露出该氮化硅层与介于该些栅极电极之间的多个间隙中的该介电材料;去除位于该非阵列区域上与该栅极电极上的该氮化硅层,而留下余留的该第一多晶硅层与介于该些栅极电极之间的多个间隙中的该介电材料;覆盖一第二多晶硅层于余留的该第一多晶硅层与介于该些栅极电极之间的多个间隙中的该介电材料上方; 定义多条字线于该阵列区域的该些栅极电极上方,且,定义多个晶体管栅极于该非阵列区域中,接着,依据该些字线与该些晶体管栅极蚀刻余留的该第一多晶硅层与该第二多晶硅层;注入一掺杂剂到该非阵列区域中,以形成多个源极与多个漏极;形成一自动对准硅化物于该些源极与该些漏极中;涂布一介电层于该阵列区域与该非阵列区域上方;以及涂布一经定义的金属层于该介电层上方。
地址 台湾省新竹科学工业园区