具有由二电晶体所组成之记忆格之记忆体装置及其资料运作方法

摘要

一种半导体晶片中之记忆装置及其资料运作方法，由复数个二电晶体所组成之记忆格所构成，使用一字元线以及一位元线来控制资料之写入及读取。该记忆格包括，一第一电晶体，至少连接到一字元线以及一位元线，该第一电晶体之闸极连接到该字元线并由该字元线所控制；以及一第二电晶体，至少连接到该第一电晶体以及一接地端；其中该第一电晶体与该第二电晶体之接点，系用以储存该记忆格之资料。本发明相较于传统由四电晶体或六电晶体所组成之记忆格，其好处是可以减少记忆格在晶片上所占之面积以提高晶片之集积度，只需使用一字元线以及一位元线来控制该记忆格资料之写入及读取(传统上需使用二位元线)，以及降低晶片中记忆格功率之消耗。

主权项

1.一种记忆装置,由复数个二电晶体所组成之记忆格(memory cell)所构成,该记忆格包括:一第一电晶体,至少连接到一字元线(word line)以及一位元线(bit line),该第一电晶体之闸极连接到该字元线并由该字元线所控制;以及一第二电晶体,至少连接到该第一电晶体以及一接地端(ground);其中该第一电晶体与该第二电晶体之接点,系用以储存该记忆格之资料。2.如申请专利范围第1项所述之记忆装置,其中该记忆装置更包括一预先充电装置,用以在一预先充电讯号的控制之下,将该记忆装置之该记忆格预先充电。3.如申请专利范围第1项所述之记忆装置,其中当该第一电晶体为一第一PMOS电晶体以及该第二电晶体为一第二PMOS电晶体时,该第一PMOS电晶体之汲极连接到该位元线并由其所控制,该第一PMOS电晶体之源极与该第二PMOS电晶体之汲极与闸极连接。4.如申请专利范围第1项所述之记忆装置,其中当该第一电晶体为一第一NMOS电晶体以及该第二电晶体为一第二PMOS电晶体时,该第一NMOS电晶体之源极连接到该位元线并由其所控制,该第一NMOS电晶体之汲极与该第二PMOS电晶体之汲极与闸极连接。5.如申请专利范围第1项所述之记忆装置,其中当该第一电晶体为一第二PMOS电晶体以及该第二电晶体为一第二PMOS电晶体时,该第一PMOS电晶体之汲极连接到该位元线并由其所控制,该第一PMOS电晶体之源极与该第二PMOS电晶体之汲极连接,该第二PMOS电晶体之闸极连接至一外加电压。6.如申请专利范围第1项所述之记忆装置,其中当该第一电晶体为一第一NMOS电晶体以及该第二电晶体为一第二PMOS电晶体时,该第一NMOS电晶体之源极连接到该位元线并由其所控制,该第一NMOS电晶体之汲极与该第二PMOS电晶体之汲极连接,该第二PMOS电晶体之闸极连接至一外加电压。7.如申请专利范围第1项所述之记忆装置,其中当该第一电晶体为一第一PMOS电晶体以及该第二电晶体为一第二NMOS电晶体时,该第一PMOS电晶体之汲极连接到该位元线并由其所控制,该第一PMOS电晶体之源极与该第二NMOS电晶体之源极连接,该第二NMOS电晶体之闸极连接至该接地端。8.如申请专利范围第1项所述之记忆装置,其中当该第一电晶体为一第一NMOS电晶体以及该第二电晶体为一第二NMOS电晶体时,该第一NMOS电晶体之源极连接到该位元线并由其所控制,该第一NMOS电晶体之汲极与该第二NMOS电晶体之源极连接,该第二NMOS电晶体之闸极连接至该接地端。9.一种记忆装置之写入方法,该记忆装置系由复数个二电晶体所组成之记忆格所构成,该方法包括以下步骤:提供一种二电晶体所构成之记忆格,该记忆格包括:一第一电晶体,至少连接到一字元线以及一位元线,该第一电晶体之闸极系由该字元线所控制;以及一第二电晶体,至少连接到该第一电晶体以及一接地端;其中该第一电晶体与该第二电晶体之接点,系用以储存该记忆格之资料;当写入一逻辑电位"1"之资料于该记忆格时,该字元线以及该位元线皆被触发,此时该第二电晶体为关闭之状态,而该逻辑电位"1"之资料即储存于该第一电晶体与该第二电晶体之接点;以及当写入一逻辑电位"0"之资料于该记忆格时,该字元线以及该位元线皆被触发,此时该第二电晶体为导通之状态,而该逻辑电位"0"之资料即储存于该第一电晶体与该第二电晶体之接点。10.如申请专利范围第9项所述之记忆装置之写入方法,其中该记忆装置更包括一预先充电装置,在所述之写入一逻辑电位之资料于该记忆格之步骤之时,在一预先充电讯号的控制之下,将该记忆装置之该记忆格预先充电。11.一种记忆装置之写入方法,该记忆装置系由复数个二电晶体所组成之记忆格所构成,该方法包括以下步骤:提供一种二电晶体所构成之记忆格,该记忆格包括:一第一电晶体,至少连接到一字元线以及一位元线,该第一电晶体之闸极系由该字元线所控制;以及一第二电晶体,至少连接到该第一电晶体以及一接地端;其中该第一电晶体与该第二电晶体之接点,系用以储存该记忆格之资料;当写入一逻辑电位"1"之资料于该记忆格时,该字元线以及该位元线皆被触发,此时该第二电晶体为关闭之状态,而该逻辑电位"1"之资料即储存于该第一电晶体与该第二电晶体之接点;以及当写入一逻辑电位"0"之资料于该记忆格时,该字元线以及该位元线皆被触发,此时该第二电晶体为关闭之状态,而该逻辑电位"0"之资料即储存于该第一电晶体与该第二电晶体之接点。12.如申请专利范围第11项所述之记忆装置之写入方法,其中该记忆装置更包括一预先充电装置,在所述之写入一逻辑电位之资料于该记忆格之步骤之时,在一预先充电讯号的控制之下,将该记忆装置之该记忆格预先充电。图式简单说明:第1图为一传统6T记忆格之电路示意图;第2图为一传统具有负载之4T记忆格之电路示意图;第3图为一传统具有负载之4T记忆格之电路示意图;第4图为一传统4T记忆格之电路示意图;第5图绘示一种使用二电晶体所组成之2T记忆格,系依照本发明之一实施例;第6图绘示一种使用二电晶体所组成之2T记忆格,系依照本发明之一实施例;第7图绘示一种使用二电晶体所组成之2T记忆格,系依照本发明之一实施例;第8图绘示一种使用二电晶体所组成之2T记忆格,系依照本发明之一实施例;第9图绘示一种使用二电晶体所组成之2T记忆格,系依照本发明之一实施例;以及第10图绘示一种使用二电晶体所组成之2T记忆格,系依照本发明之一实施例。