像素结构及薄膜晶体管阵列

摘要

一种像素结构及薄膜晶体管阵列，由具有扫描配线的第一图案化导体层、第一介电层、数个信道层、包括信号配线与源极/漏极的第二图案化导体层、第二介电层以及数个像素电极所组成。其中，第一图案化导体层位于一基板上。第一介电层位于基板上并覆盖第一图案化导体层。信道层位于扫描配线上方的第一介电层上。第二图案化导体层位于第一介电层上，其源极/漏极位于扫描配线上的信道层两侧。第二介电层位于第一介电层上并覆盖住第二图案化导体层上。像素电极置于第二介电层上，其中像素电极与源极/漏极的一端电性连接，而源极/漏极的另一端与信号配线电性连接。

主权项

1.一种薄膜晶体管阵列，适于配置于一基板上，该薄膜晶体管阵列包括：第一图案化导体层，配置于该基板上，该第一图案化导体层包括多个扫描配线；第一介电层，配置于该基板上并覆盖住该第一图案化导体层；多个信道层，配置于该第一介电层上，且这些信道层位于这些扫描配线上方；第二图案化导体层，配置于该第一介电层上，该第二图案化导体层包括多个信号配线与多个源极/漏极，其中这些源极/漏极配置于这些扫描配线上方，且这些源极/漏极位于该信道层两侧；第二介电层，配置于该第二导体层上；以及多个像素电极，配置于该第二介电层上，其中这些像素电极与这些源极/漏极的一端电性连接，而这些源极/漏极的另一端与这些信号配线电性连接。