摘要 |
本发明之目的系在于:在削减电力用半导体装置之照相制版步骤的同时,改善因削减步骤所引起之耐压降低之问题。本发明系在外延层610之主面61S上,形成在领域551内具有开口之第1绝缘体710。接着,透过第1绝缘体710之上述开口以离子注入方式注入p型杂质,之后藉由热处理,于主面61S内形成p基底层621。随后,以填埋前述开口的方式形成绝缘膜并藉由回蚀,于前述第1绝缘体710之侧面71W上形成第2绝缘体720。接着,在具有第3绝缘体720的状态下透过上述开口以离子注入方式注入D型杂质,并藉由之后的热处理,于p基底层621之主面61S内形成n^+源极层630。 |