发明名称 |
二进制加法器电路及生产其中使用的进位逻辑电路的方法 |
摘要 |
一种包括进位逻辑电路和选择逻辑的二进制加法器电路。该进位逻辑电路使用组生成和传播信号来产生补充进位信号。该选择逻辑根据该补充进位信号产生两个预和之一。在产生进位逻辑电路的方法中,将执行组生成逻辑函数G<SUB>I,I+1</SUB>=G<SUB>I</SUB>ORG<SUB>I+1</SUB>ANDP<SUB>I</SUB>。当G<SUB>I+1</SUB>=C<SUB>I+1</SUB>且G<SUB>I,I+1</SUB>=C<SUB>I</SUB>时,调查生成信号G<SUB>I</SUB>和G<SUB>I+1</SUB>的到达时间。如果G<SUB>I</SUB>比G<SUB>I+1</SUB>先到达,使用复杂AND-OR-INVERT门,否则选择NAND门的级联对。为了产生补充进位信号,将执行逻辑函数G<SUB>I,I+1</SUB>’=G<SUB>I</SUB>’ANDG<SUB>I+1</SUB>’ORP<SUB>I</SUB>’。如果G<SUB>I</SUB>’比G<SUB>I+1</SUB>’先到达,使用复杂OR-AND-INVERT门,否则选择NOR门的级联对。 |
申请公布号 |
CN1497428A |
申请公布日期 |
2004.05.19 |
申请号 |
CN200310101005.5 |
申请日期 |
2003.10.10 |
申请人 |
国际商业机器公司 |
发明人 |
闻华君 |
分类号 |
G06F7/42 |
主分类号 |
G06F7/42 |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
邸万奎;黄小临 |
主权项 |
1.一种二进制加法器电路,包括:进位逻辑电路,连接为接收组生成信号和组传播信号,并配置为根据该组生成信号和组传播信号产生一对补充进位信号;以及选择逻辑,连接为接收第一预和、第二预和、及所述一对补充进位信号,并配置为根据所述一对补充进位信号产生所述第一预和或所述第二预和。 |
地址 |
美国纽约州 |