发明名称 半导体衬底及其制造方法和半导体器件及其制造方法
摘要 获得可保持双向耐压、且可靠性高的半导体器件及其制造方法和半导体衬底及其制造方法。为此,N<SUP>-</SUP>型硅衬底1具有相对的底面和上表面。基于P型杂质的扩散,在N<SUP>-</SUP>型硅衬底1的底面内全面形成高浓度的P型杂质扩散层3。而且,基于P型杂质的扩散,在N<SUP>-</SUP>型硅衬底1的上表面内局部形成P型隔离区2。P型隔离区2具有抵达P型杂质扩散层3的上表面的底面。另外,当从N<SUP>-</SUP>型硅衬底1的上表面一侧观察时,P型隔离区2包围作为N<SUP>-</SUP>型硅衬底1的一部分的N<SUP>-</SUP>区1a而形成。并且,被P型隔离区2包围的上述N<SUP>-</SUP>区1a被规定为N<SUP>-</SUP>型硅衬底1的元件形成区。
申请公布号 CN1494162A 申请公布日期 2004.05.05
申请号 CN03160302.5 申请日期 2003.09.26
申请人 三菱电机株式会社 发明人 金田充;高桥英树
分类号 H01L29/72;H01L29/78;H01L21/328;H01L21/336 主分类号 H01L29/72
代理机构 中国专利代理(香港)有限公司 代理人 马铁良;梁永
主权项 1.一种半导体衬底,其包括:具有相对的第1主表面和第2主表面的第1导电型的衬底;基于杂质扩散在上述第1主表面内形成的、与上述第1导电型不同的第2导电型的杂质扩散层;基于杂质扩散在上述第2主表面内局部形成、具有抵达上述杂质扩散层的底面、从平面上看包围上述衬底的上述第1导电型的一部分的上述第2导电型的杂质扩散区,被上述杂质扩散区包围的部分被规定为元件形成区。
地址 日本东京都