| 主权项 |
1.一种用于一接收器中之干扰消除器(17),其于一CDMA介面上自复数个传输器分离接收到的通讯讯号(r),成复数个所欲之讯号(d(k)),该干扰消除器(17)之进一步特征为:一频道评估处理器(21),用于接收该通讯讯号(r),其产生个别的脉冲响应评估(A)于复数个所欲之讯号(d(k)),该脉冲响应评估耦合至一资料评估与干扰消除器(23);及该资料评估与干扰消除器(23)接收该通讯讯号(r)与该脉冲响应评估(A),且输出该复数个所欲之讯号(d(k)))。2.如申请专利范围第1项之干扰消除器(17),其中该频道评估处理器(21)之进一步特征为:一频道评估器(27)耦合至该通讯讯号(r),以输出频道脉冲响应评估(h(k))于该复数个所欲之讯号(d(k)),该频道评估器(27)系耦合至一系统响应矩阵组合器(29);该系统响应矩阵组合器(29)输出系统响应矩阵(A(n)(k))于该复数个所欲之讯号(d(k));及该系统响应矩阵(A(n)(k))组合于一总系统响应矩阵(A)输出中。3.如申请专利范围第2项之干扰消除器(17),其中该资料评估与干扰消除器(23)之进一步特征为:一相匹配过滤器器(35)耦合至该通讯讯号(r)与该频道评估处理器(21)输出(A),以选择性的讯号(y)输出该所欲讯号之评估,至一加总器(37)之第一(+)输入;该加总器37具有一输出(z(m))耦合至一直接干扰消除器(39);该直接干扰消除器(39)以复数个所欲之讯号(d(k))之选择性讯号(d(m))输出该所欲讯号按比例排列之评估,至一重复计数器(41)之一输入;该重复计数器(41)具有一第一输出(41a)耦合至一回馈干扰处理器(43);该回馈干扰处理器(43)输出该选择性讯号之干扰评估(c(m)),至该加总器(37)一第二输入(-);及该干扰评估(c(m))系藉该重复计数器(41)而由该相匹配过滤器器(35)输出(y)扣除m次重复而得,该重复计数器(41)藉以经由一第二输出(41b),输出该所欲之讯号(d(m))之评估充作无选择性讯号之复数个所欲之讯号(d(k))。4.如申请专利范围第3项之干扰消除器(17),其进一步特征为藉由一S矩阵所定义之该直接干扰消除器(39)运算,与藉由一T矩阵所定义之该回馈干扰处理器(43)运算,其关系为O=T+S-1其中矩阵O系一标的矩阵,其定义一接收器结构。5.如申请专利范围第4项之干扰消除器(17),其进一步特征为该矩阵S之定义为S=(diag(O))-1,以及该矩阵T之定义为T=O-diag(O)。6.如申请专利范围第5项之干扰消除器(17),其进一步特征为该接收器结构O为一强迫归零组线性均衡器。7.如申请专利范围第5项之干扰消除器(17),其进一步特征为该接收器结构O为一最小平均平方差组线性均衡器。8.如申请专利范围第5项之干扰消除器(17),其进一步特征为该总系统响应矩阵(A)为一解关联器,且该接收器结构O为一强迫归零组线性均衡器。9.如申请专利范围第4项之干扰消除器(17),其进一步特征为该矩阵S之定义使得该直接干扰消除器(39)完成每一选择性的讯号之内部符号干扰(ISI)之消除,以及该矩阵T之定义使得该回馈干扰处理器(43)藉由该所欲之讯号(d(k)),计算成为每一选择性讯号之因素的多重存取干扰(MAI)。10.如申请专利范围第9项之干扰消除器(17),其进一步特征为该矩阵S之定义为及该矩阵T之定义为T=O-S-1。11.如申请专利范围第10项之干扰消除器(17),其进一步特征为该接收器结构O为一强迫归零组线性均衡器。12.如申请专利范围第10项之干扰消除器(17),其进一步特征为该总系统响应矩阵(A)为一解关联器,且该接收器结构O为一强迫归零组线性均衡器。13.如申请专利范围第9项之干扰消除器(17),其进一步特征为该矩阵S被定义为该矩阵T之定义为T=AHA-S-1+2I;及该接收器结构O之定义为一最小平均平方差组线性均衡器。14.如申请专利范围第4项之干扰消除器(17),其进一步特征为一硬决定符号产生器(49)耦合介于该重复计数器(41)之该第一输出(41a)与该回馈干扰处理器(43)输入产生硬决定于该所欲之讯号评估(d(m))间。15.如申请专利范围第14项之干扰消除器(17),其进一步特征为该矩阵S之定义为S=(diag(O))-1且该矩阵T之定义为T=O-diag(O)。16.如申请专利范围第15项之干扰消除器(17),其进一步特征为该接收器结构O为一强迫归零组线性均衡器。17.如申请专利范围第15项之干扰消除器(17),其进一步特征为该接收器结构O为一最小平均平方差组线性均衡器。18.如申请专利范围第15项之干扰消除器(17),其进一步特征为该总系统响应矩阵(A)为一解关联器,且该接收器结构O为一最小平均平方差组线性均衡器。19.如申请专利范围第14项之干扰消除器(17),其进一步特征为该矩阵S之定义使得该直接干扰消除器(39)完成每一选择性的讯号之内部符号干扰(ISI)之消除,以及该矩阵T之定义使得该回馈干扰处理器(43)藉由该所欲之讯号(d(k)),计算成为每一选择性讯号之因素的多重存取干扰(MAI)20.如申请专利范围第19项之干扰消除器(17),其进一步特征为该矩阵S之定义为及该矩阵T之定义为T=AHA-S-1。21.如申请专利范围第20项之干扰消除器(17),其进一步特征为该接收器结构O为一强迫归零组线性均衡器。22.如申请专利范围第20项之干扰消除器(17),其进一步特征为该总系统响应矩阵(A)为一解关联器,且该接收器结构O为一最小平均平方差组线性均衡器。23.如申请专利范围第19项之干扰消除器(17),其进一步特征为该矩阵S之定义为该矩阵T之定义为T=AHA-S-1+2I;及该接收器结构O之定义为一最小平均平方差组线性均衡器。24.如申请专利范围第4项之干扰消除器(17),其进一步特征为一非线性软决定符号产生器(53)耦合介于该重复计数器(41)之该第一输出(41a)与该回馈干扰处理器(43)输入产生硬决定于该所欲之讯号评估(d(m))间。25.如申请专利范围第24项之干扰消除器(17),其进一步特征为该矩阵S之定义为S=(diag(O))-1且该矩阵T之定义为T=O-diag(O)26.如申请专利范围第25项之干扰消除器(17),其进一步特征为该接收器结构O为一强迫归零组线性均衡器。27.如申请专利范围第25项之干扰消除器(17),其进一步特征为该接收器结构O为一最小平均平方差组线性均衡器。28.如申请专利范围第25项之干扰消除器(17),其进一步特征为该总系统响应矩阵(A)为一解关联器,且该接收器结构O为一强迫归零组线性均衡器。29.如申请专利范围第24项之干扰消除器(17),其进一步特征为该矩阵S之定义使得该直接干扰消除器(39)完成每一选择性的讯号之内部符号干扰(ISI)之消除,以及该矩阵T之定义使得该回馈干扰处理器(43)藉由该所欲之讯号(d(k)),计算成为每一选择性讯号之因素的多重存取干扰(MAI)30.如申请专利范围第29项之干扰消除器(17),其进一步特征为该矩阵S之定义为及该矩阵T之定义为T=AHA-S-1。31.如申请专利范围第30项之干扰消除器(17),其进一步特征为该接收器结构O为一强迫归零组线性均衡器32.如申请专利范围第30项之干扰消除器(17),其进一步特征为该总系统响应矩阵(A)为一解关联器,且该接收器结构O为一最小平均平方差组线性均衡器。33.如申请专利范围第29项之干扰消除器(17),其进一步特征为该矩阵S之定义为该矩阵T之定义为T=AHA-S-1+2I;及该接收器结构O之定义为一最小平均平方差组线性均衡器。34.一种用以于一CDMA介面上自复数个传输器分离接收到的通讯讯号(r)成复数个所欲之讯号(d(k))之方法(17),其特征为:a)自该接收的讯号(r)之脉冲响应评估(h(k))产生一总系统响应矩阵(A);b)过滤该接收的讯号(r)系以该总系统响应矩阵(A),其以选择性讯号(y)产生该所欲之讯号之评估;c)选择一接收器结构(O)以做收敛;d)自该接收器结构获得一S矩阵;e)自该接收器结构获得一T矩阵;f)藉由乘以该矩阵S,照比例排列该过滤器输出(y)充作所欲之讯号评估(d(m));g)计算干扰评估(c(m)),系藉由乘以该照比例排列的输出(d(m))与该矩阵T;h)自该过滤器输出(y)减掉(z(m))该干扰评估(c(m));i)藉由乘以该矩阵S,照比例排列该过滤器输出减该干扰评估(z(m))为所欲之讯号评估(d(m));j)重复步骤(g)至步骤(i)直至m次重复;且k)输出该所欲之讯号评估(d(m))充作无该选择性讯号之复数个所欲之讯号(d(k))。35.如申请专利范围第34项之方法(17),其中步骤d)之进一步特征为该矩阵S之定义为S=(diag(O))-1及步骤e)之进一步特征为该矩阵T之定义为T=O-diag(O)。36.如申请专利范围第35项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。37.如申请专利范围第35项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一最小平均平方差组线性均衡器。38.如申请专利范围第35项之方法(17),其中步骤a)之进一步特征为产生该总系统响应矩阵(A)为一解关联器,且步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。39.如申请专利范围第34项之方法(17),其中步骤f)与g)其之进一步特征分别为定义该矩阵S,使得该照比例排列完成每一选择性的讯号之内部符号干扰(ISI)之消除,以及定义该矩阵T,使得该计算干扰评估藉由该所欲之讯号(d(k)),计算成为每一选择性讯号之因素的多重存取干扰(MAI)。40.如申请专利范围第39项之方法(17),其中步骤f)之进一步特征为该矩阵S之定义为及步骤g)中该矩阵T之定义为T=O-S-1。41.如申请专利范围第40项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。42.如申请专利范围第40项之方法(17),其中步骤c)之进一步特征为选择该总系统响应矩阵(A)为一解关联器,且步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。43.如申请专利范围第39项之方法(17),其中该矩阵S于步骤f)中之进一步特征为该矩阵T于步骤g)中之进一步特征为T=AHA-S-1+2I;及该接收器结构O为一最小平均平方差组线性均衡器。44.如申请专利范围第34项之方法(17),其中步骤g)之进一步特征为产生硬决定于该所欲之讯号评估(d(m))。45.如申请专利范围第44项之方法(17),其中步骤d)之进一步特征为该矩阵S之定义为S=(diag(O))-1及步骤e)之进一步特征为该矩阵T之定义为T=O-diag(O)。46.如申请专利范围第45项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器47.如申请专利范围第45项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一最小平均平方差组线性均衡器。48.如申请专利范围第45项之方法(17),其中步骤a)之进一步特征为产生该总系统响应矩阵(A)为一解关联器,且步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。49.如申请专利范围第44项之方法(17),其中步骤f)与g)其之进一步特征分别为定义该矩阵S,使得该照比例排列完成每一选择性的讯号之内部符号干扰(ISI)之消除,以及定义该矩阵T,使得该计算干扰评估藉由该所欲之讯号(d(k)),计算成为每一选择性讯号之因素的多重存取干扰(MAI)。50.如申请专利范围第49项之方法(17),其中该矩阵S于步骤f)之进一步特征为及该矩阵T于步骤g)中之进一步特征为T=O-S-1。51.如申请专利范围第50项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。52.如申请专利范围第40项之方法(17),其中步骤c)之进一步特征为产生该总系统响应矩阵(A)为一解关联器,且步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。53.如申请专利范围第49项之方法(17),其中该矩阵S于步骤f)中之进一步特征为该矩阵T于步骤g)中之进一步特征为T=AHA-S-1+2I;及该接收器结构O为一最小平均平方差组线性均衡器。54.如申请专利范围第34项之方法(17),其中步骤g)之进一步特征为产生非线性软决定于该所欲之讯号评估(d(m))。55.如申请专利范围第54项之方法(17),其中步骤d)之进一步特征为该矩阵S之定义为S=(diag(O))-1及步骤e)之进一步特征为该矩阵T之定义为T=O-diag(O)。56.如申请专利范围第55项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器57.如申请专利范围第55项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一最小平均平方差组线性均衡器。58.如申请专利范围第55项之方法(17),其中步骤c)之进一步特征为产生该总系统响应矩阵(A)为一解关联器,且步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。59.如申请专利范围第54项之方法(17),其中步骤f)与g)其之进一步特征分别为定义该矩阵S,使得该照比例排列完成每一选择性的讯号之内部符号干扰(ISI)之消除,以及定义该矩阵T,使得该计算干扰评估藉由该所欲之讯号(d(k)),计算成为每一选择性讯号之因素的多重存取干扰(MAI)。60.如申请专利范围第59项之方法(17),其中该矩阵S于步骤f)之进一步特征为及该矩阵T于步骤g)中之进一步特征为T=O-S-1。61.如申请专利范围第60项之方法(17),其中步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。62.如申请专利范围第60项之方法(17),其中步骤c)之进一步特征为选择该总系统响应矩阵(A)为一解关联器,且步骤c)之进一步特征为选择该接收器结构(O)为一强迫归零组线性均衡器。63.如申请专利范围第59项之方法(17),其中该矩阵S于步骤f)中之进一步特征为该矩阵T于步骤g)中之进一步特征为T=AHA-S-1+2I;及该接收器结构O为一最小平均平方差组线性均衡器。图式简单说明:第一图系习知技艺多重存取通讯系统之简单方块图。第二图系习知技艺CDMA通讯系统之简单方块图。第三图系习知技艺CDMA接收器具有多使用者之简单方块图。第四图系习知技艺多使用者侦测器之简单方块图。第五图系习知技艺线性多使用者侦测器之方块图。第六图系习知技艺PIC接收器之系统方块图。第七图系习知技艺PIC资料评估与干扰消除处理器之系统方块图。第八图系本案之一PIC接收器之系统方块图。第九图系本案之线性软决定PIC接收器之系统方块图。第十图系本案之线性硬决定PIC接收器之系统方块图。第十一图系本案之非线性软决定PIC接收器之系统方块图。 |
