| 摘要 |
Der erfindungsgemäße Phasendetektor weist einen Referenzsignaleingang (RE) zum Anlegen eines Referenzsignals (clk) und einen Detektoreingang (DE) zum Anlegen eines auszuwertenden Signals (fb) auf. Zudem ist eine mit dem Detektoreingang (DE) verbundene Speichereinheit (RS1, RS2) zum Speichern des Zustands des auszuwertenden Signals (fb) zu einem Speicherzeitpunkt vorgesehen. Weiterhin ist eine Auswerteeinheit (RS3, RS4), die der Speichereinheit (RS1, RS2) nachgeschaltet ist und derart ausgebildet ist, dass damit zu einem Auswertezeitpunkt der gespeicherte Zustand des Signals (fb) mit dem Zustand des Referenzsignals (clk) vergleichbar und daraus ein Auswerteergebnissignal (DEC, INC) erzeugbar ist, vorhanden. Der Phasendetektor weist zudem eine Steuereinheit (2) zum Vorgeben des Speicherzeitpunkts und des Auswertezeitpunkts auf, wobei die Steuereinheit (2) zuerst den Speicherzeitpunkt und dann den Auswertezeitpunkt vorgibt. Schließlich ist noch ein Detektorausgang (DA) vorhanden, der mit der Auswerteeinheit verbunden und an dem das Auswerteergebnissignal (DED, INC) abgreifbar ist.
|
