| 主权项 |
1.一种于包含至少一第一层及一第二层之多层结 构内形成电子元件之方法,该方法包含迫使切割工 具之微切割凸缘进入该多层结构内,以使该凸缘经 该第一层微切割,其中,第1层系为电传导性或半传 导性。2.如申请专利范围第1项之方法,其中该微切 割凸缘系经该第一层且进入该第二层内而微切割 。3.如申请专利范围第1项之方法,其中该第一及第 二层具有不同之电性质。4.如申请专利范围第1项 之方法,其中当该迫使步骤施行时,被形成之层中 的至少一者之物料系呈其固态。5.如申请专利范 围第1项之方法,其中该凸缘具有至少一具少于100nm 弯曲半径之端缘。6.如申请专利范围第1项之方法, 其中该凸缘具有至少一具少于10nm弯曲半径之端缘 。7.如申请专利范围第1项之方法,其中该凸缘之深 度系少于10微米。8.如申请专利范围第1项之方法, 其中该凸缘之深度系少于1微米。9.如申请专利范 围第1项之方法,其中于至少一平行于该等层之方 向之凸缘之宽度系少于100微米。10.如申请专利范 围第1项之方法,其中于至少一平行于该等层之方 向之凸缘之宽度系少于10微米。11.如申请专利范 围第1项之方法,其中于至少一平行于该等层之方 向之凸缘之宽度系少于2微米。12.如申请专利范围 第1项之方法,其中该凸缘系由表面已被处理以降 低该工具与多层结构间之磨擦系数之材料所形成 。13.如申请专利范围第1项之方法,其中该微切割 工具或该多层结构或此二者系于该微切割步骤期 间与软性材料接触。14.如申请专利范围第1项之方 法,其中该工具系具有该凸缘之可挠性片材。15.如 申请专利范围第1项之方法,其中该工具系于该结 构上卷曲。16.如申请专利范围第1项之方法,其中 该工具系以实质上线性路径于该结构上卷曲。17. 如申请专利范围第1项之方法,其中该切割工具系 具有数个切割凸缘。18.如申请专利范围第17项之 方法,其中该凸缘系采延伸脊状物之形式。19.如申 请专利范围第18项之方法,其中该脊状物系呈线性 。20.如申请专利范围第18或19项之方法,其中该脊 状物系平行。21.如申请专利范围第17或18项之方法 ,其中该等凸缘皆系相同深度。22.如申请专利范围 第17或18项之方法,其中该等凸缘系不同深度。23. 如申请专利范围第1项之方法,其中于该迫使步骤 期间该微切割工具之温度系该多层结构之温度之5 ℃内。24.如申请专利范围第1项之方法,其中于该 迫使步骤期间该微切割工具之温度与该多层结构 之温度差异系多于5℃。25.如申请专利范围第1项 之方法,其中该第二层系非电导性或半导性。26.如 申请专利范围第1项之方法,其中该第一及第二层 形成该电元件之功能不同部份。27.如申请专利范 围第1项之方法,其中已藉由该微切割界定之该第 一层之二个别区域形成电子开关式元件之电极。 28.如申请专利范围第1项之方法,其中已藉由该微 切割界定之该第一层之二个别区域形成电晶体元 件之源极及汲极。29.如申请专利范围第1项之方法 ,其中该多层结构具有位于该第二层之另一侧上不 同于该第一层之另外层,且该迫使步骤包含迫使该 切割工具之该微切割凸缘进入该多层结构,以使该 凸缘经该第一层及该第二层及经该等另外层之至 少一者或进入其它而微切割。30.如申请专利范围 第29项之方法,其中该第一层及该等另状层之至少 一者系电导性或半导性。31.如申请专利范围第30 项之方法,其中该微切割工具系切入该另外之半导 性或导性层或经其切割。32.如申请专利范围第29 至31项中任一项之方法,其中该第一层及该另外之 导性或半导性层形成该元件之功能不同之元件。 33.如申请专利范围第32项之方法,该第一层及该另 外之导性或半导性层形成电子开关式元件之电极 。34.如申请专利范围第33项之方法,其中该第一层 及该另外之导性或半导性层个别形成电晶体元件 之源极及汲极。35.如申请专利范围第1项之方法, 其中该迫使步骤形成该结构内之至少一凹槽,且该 方法包含使至少一或更多之物料沈积于该微切割 多层结构之顶部上。36.如申请专利范围第35项之 方法,其中该等物料之至少一者系选择性地该凹槽 内,或选择性地邻近该凸槽,或选择性地邻近及部 份于该凹槽内沈积。37.如申请专利范围第35项之 方法,其中沈积于该多层结构上之该等物料之至少 一者系于该多层结构上或选择性地于该凹槽结构 上或选择性地于邻近该凹槽之该结构之至少部份 上形成保形涂覆物。38.如申请专利范围第35至37项 中任一项之方法,其中该等物料之至少一者系藉由 印刷而沈积。39.如申请专利范围第35至37项中任一 项之方法,其中该等物料之至少一者系半导性材料 。40.如申请专利范围第39项之方法,其中该半导性 材料系聚合物。41.如申请专利范围第39项之方法, 其中该半导性材料形成电子开关式元件之活性半 导层。42.如申请专利范围第39项之方法,其中该半 导性材料被配置以发射光线。43.如申请专利范围 第35项之方法,其中沈积于该凹槽内之该等材料之 至少一者被配置以导引光线。44.如申请专利范围 第35项之方法,其中沈积于该凹槽内之该等物料之 一系电导性。45.如申请专利范围第44项之方法,其 中该导性材料形成电子开关式元件之匣极。46.如 申请专利范围第1项之方法,其中该第一层系有机 的。47.如申请专利范围第1项之方法,其中该第一 层系金属。48.如申请专利范围第1项之方法,其中 该第二层系有机的。49.一种于基材上形成电子元 件或光学元件之方法,包含之步骤系: (a)于该基材上形成至少一凹槽结构, (b)于该基材之顶部上沈积物料,以使该物料之沈积 被限制于该凹槽结构及/或邻近该凹槽结构之区域 。50.如申请专利范围第49项之方法,其中该凹槽结 构系藉由微切割形成。51.如申请专利范围第49或50 项之方法,其包含改良邻近该凹槽之区域之至少部 份内该基材之表面层之表面能量而未改良该凹槽 结构之至少部份内之表面能量之另外步骤。52.如 申请专利范围第51项之方法,其中该表面改良步骤 系用以降低该基材之该表面层之物料于该区域内 藉由该被沈积物料湿化之能力。53.如申请专利范 围第51项之方法,其中改良该基材之该表面能量之 另外步骤,系藉由使该基材与表面改质剂,以在至 少部份之该凹槽内未建立接触之方式,接触而实施 。54.如申请专利范围第49项之方法,其中该基材含 有至少一包埋层,其具有不同于该基材之该表面之 自由表面能,其中该微切割步骤使该凹槽内之该被 包埋层之至少一部份露出。55.如申请专利范围第 54项之方法,其中该被露出之包埋层促进该沈积物 料被限制于该凹槽结构之亲和力。56.如申请专利 范围第49或50项之方法,其中该表面改良系藉由使 物料以与该基材之上表面呈锐角直接导引至该基 材而实施。57.如申请专利范围第49项之方法,其中 该工具系比该基材之至少一层硬。58.如申请专利 范围第49项之方法,其中该电极系界定于该多层结 构内。59.如申请专利范围第49项之方法,其中该元 件系开关式元件。60.如申请专利范围第49项之方 法,其中该元件系电晶体。61.一种微切割工具,具 有数个藉由各向异性蚀刻形成之微切割结构。62. 如申请专利范围第61项之微切割工具,其中每一结 构具有至少一端缘,该端缘具少于100nm弯曲半径。 63.如申请专利范围第61项之微切割工具,其中每一 结构具有至少一端缘,该端缘具有少于10nm弯曲半 径。64.如申请专利范围第61至63项中任一项之微切 割工具,其中每一结构之深度系少于10微米。65.如 申请专利范围第61至63项中任一项之微切割工具, 其中该工具系由矽形成。66.如申请专利范围第61 至63项中任一项之微切割工具,其中每一结构系凸 缘。67.如申请专利范围第61至63项中任一项之微切 割工具,其中每一结构系凹槽。68.一种形成微切割 工具之方法,其系使物料主体各向异性蚀刻而于其 上形成数个微切割结构。69.如申请专利范围第68 项之方法,其中该等结构系凸缘,且其中该方法包 含迫使该凸缘进入基材以使该等凸缘切割于该基 材内。70.如申请专利范围第68项之方法,其包含于 另外物料主体内形成该工具之一或多个凹槽,及使 该等主体之一者压印于基材内,以使该主体内形成 之凸缘微切割至该基材内。71.一种形成电子元件 之方法,包含迫使切割工具之微切割凸缘进入基材 内,以使该凸缘微切割至该基材内,且藉此界定该 元件之外貌,其中该等凸缘系采数个延伸脊状物之 形式。72.如申请专利范围第71项之方法,其中该脊 状物系呈线性。73.如申请专利范围第71或72项之方 法,其中该脊状物系呈平行。74.一种于包含至少一 第一层及至少一第二层之多层结构内形成电子元 件及/或光学元件之方法,该方法包含: 迫使切割工具之微切割凸缘进入该多层结构以使 该凸缘经该第一层及进入该第二层微切割,于该结 构内留下凹槽,露出该第二层,及 于该凹槽内沈积一物料。75.如申请专利范围第74 项之方法,包含迫使该相同或不同切割工具之该微 切割凸缘进入该多层结构内,其中于该第二迫使步 骤期间,该切割工具系以不同于该第一迫使步骤期 间之该切割工具的位向为位向。76.如申请专利范 围第75项之方法,其中该第一迫使步骤系于该结构 内形成第一系列之延伸切割,且该第二迫使步骤系 形成与该第一组切割成角度之第二组延伸切割。 77.如申请专利范围第74至76项中任一项之方法,其 中该凸缘皆系相同深度。78.如申请专利范围第74 至76项中任一项之方法,其中该凸缘系不同深度。 79.如申请专利范围第74至76项中任一项之方法,其 中该多层结构之至少一层被形成图案。80.如申请 专利范围第74至76项中任一项之方法,其中该多层 结构之至少一层系藉由直接印刷形成图案。81.如 申请专利范围第74至76项中任一项之方法,其中沈 积于该多层结构上之该等物料之至少一者被形成 图案。82.如申请专利范围第74至76项中任一项之方 法,其中沈积于该多层结构上之该等物料之至少一 者系藉由直接印刷形成图案。83.如申请专利范围 第1项之方法,其中该元件系电子开关式元件。84. 如申请专利范围第1项之方法,其中该元件系电晶 体元件。85.如申请专利范围第1项之方法,其中该 元件系发光元件。86.如申请专利范围第1项之方法 ,其中该元件系激光元件。87.一种于多层结构内形 成之电子开关式元件,包含下列元件: -第一第二之导电层 -第一电绝缘或半导性层,其系位于该二导电层之 间 -凹槽结构,其系经该导电层及该第一电绝缘或半 导层之至少一者切割, -至少另一电绝缘或半导层,其系被沈积于与该二 导电材料接触之该凹槽结构内 -第三导电层,其系位于沈积于该凹槽结构内之该 另 一电绝缘或半导层之顶部上。88.如申请专利范 围第87项之电子开关式元件,其中该第三导电层系 以藉由该凹槽结构吸引该材料且将该第三导电层 之材料限制于该凹槽结构及/或邻近该凹槽结构之 区域的方式沈积,以降低该第三导电层与该第一及 第二导电层间之电容。89.一种逻辑电路,其特征系 包含数个如申请专利范围第83至88项中任一项之元 件。90.一种显示器,其特征系包含数个如申请专利 范围第83至88项中任一项之元件。91.一种记忆体元 件,其特征系包含数个如申请专利范围第83至88项 中任一项之元件。92.如申请专利范围第89项之逻 辑电路,其中该元件系于一般基材上形成。93.如申 请专利范围第89或92项之逻辑电路,其中该元件系 于一般有机材料层形成。图式简单说明: 第1图系固态压印及微切割方法之一具体例之示意 图; 第2图显示于不同聚合物撑体上之微切割PEDOT膜之 环境扫瞄电子显微术影像(A/B:于3m PMMA上之800 PEDOT;C/D:于3m PVP上之800PEDOT)。明亮区域系以 PEDOT覆盖者; 第3图系藉由结合直接印刷及固态压印制备个别TFT 元件之规则阵列之可能之源-汲极结构之示意上视 图。对于积体电路之制造,任何二TFT元件间之相互 连接可藉由直接印刷界定,如虚线所示者; 第4图显示藉由结合固态压印及直接印刷制造顶匣 式(top-gate)聚合物TFT之方法序列之示意图; 第5图显示一种藉由固态压印制造垂直聚合物TFT之 可能方法; 第6图例示一种藉由结合固态压印及选择性表面改 良而制造聚合物TFT之自对准匣极之方法; 第7图显示一种制备表面自由能图案之另外方法, 其可被用于藉由直接墨喷印刷制备窄的导性互连 线及电极; 第8图例示藉由固态压印制造通路孔(via-hole)互连; 第9图显示用以制造垂直电晶体之多层结构之另一 示意图及具压印之金/1m之PVP/金之三层物之完成 电晶体之照片; 第10图显示藉由作为源-汲极之E2及E3电极测量之垂 直压印聚合物电晶体之输出及转化特性; 第11图显示藉由作为源-汲极之E2及E4电极测量之平 面压印聚合物电晶体之输出及转化特性; 第12图显示用于盘式方法使连续可挠性基材压印 之圆柱形微切割工具; 第13图显示于垂直侧壁上制造之发光二极元件,其 亦形成光学导波结构; 第14图显示具提供电子及电子洞注射于发光半导 体材料内之n-及p-型电晶体通道之电趋动电射元件 ; 第15图显示具于微切割沟纹内形成之侧向p-n连接 之元件; 第16图系藉由结合多个包含相同或相异之立体浮 雕(relief)结构之微切割工具,例如平面状(第16a图) 但亦可为圆柱状(第16b图)之大面积微切割工具可 轻易被制得。另外,圆柱形微切割工具亦可藉由弯 曲,例如,包含凸缘之片材(其系具足够挠性)而制备 (第16c图)。 |
