光同步数字传输系统中的并行帧同步加/解扰码器

摘要

光同步数字传输系统中的并行帧同步加/解扰码器(401)，包括8个D触发器(R0～R7)和8个异或门，所述D触发器(R0～R7)按序与两输入的异或门间插串联，并构成反馈式的电路环路；所述加/解扰码器(401)在STM-1帧数据处理中，在并行系统时钟下生成扰码序列并完成加/解扰操作；其逻辑表述简单，电路实现简明，系统稳定性提高，降低成本和功耗；还应用于线速更高的STM-N帧数据处理中的加/解扰码操作。

主权项

1.一种光同步数字传输系统中的并行帧同步加/解扰码器(401)，其特征在于：包括8个D触发器(R0、R1、……、R7)和8个异或门；所述D触发器(R0、R1、……、R7)按序与所述异或门间插串联；所述第1个D触发器(R0)的输入信号是所述第8个D触发器(R7)的输入信号和所述第7个D触发器(R6)的输入信号经过所述异或门后的输出信号；所述第1个D触发器(R0)的输出信号与所述第8个D触发器(R7)的输入信号经过所述异或门后，作为第2个D触发器(R1)的输入信号；所述第2个D触发器(R1)的输出信号与所述第1个D触发器(R0)的输出信号经过所述异或门后，作为第3个D触发器(R2)的输入信号；其余以此类推，第n个D触发器的输出信号与第(n-1)个D触发器的输出信号经过异或门，作为第(n+1)个D触发器的输入信号，n的取值为2～7取整数，如此构成了一个反馈式的电路环路。