具有板导线段的集成存储器

摘要

集成存储器具有驱动单元DRVi，通过它列选择导线CSLi与板导线段PLi相连接，及它根据所属列选择导线CSLi的电位及字地址WADR在与它连接的板导线段PLi上产生一个电位，该电位对于存储器的每个工作状态具有确定地址。

主权项

1.一种集成存储器，-具有存储单元(MC)，该存储单元被设置在字导线(WLi)、位导线(BLi)及板导线段(PLi)的交叉点上，及各存储单元设有至少一个存储电容器(C)及一个选择晶体管(T)，-所述存储电容器(C)各具有一个第一电极，该电极与一个板导线段(PLi)相连接；及具有一个第二电极，该电极通过所属的选择晶体管(T)与一个位导线(BLi)相连接，-所述选择晶体管(T)各具有一个控制端子，该控制端子与一个字导线(WLi)相接，-所述位导线(BLi)组合成列(BL0..3，BL4..7)，所述列通过列选择导线(CSLi)选择，-具有一个列解码器(CDEC)，用于根据列地址(CADR)控制列选择导线(CSLi)，-具有一个行解码器(RDEC)，用于根据行地址(RADR)控制字导线(WLi)，其特征在于：设有驱动单元(DRVi)，通过该驱动单元列选择导线(CSLi)与板导线段(PLi)相连接，并且该驱动单元根据所属列选择导线(CSLi)的电位及行地址(RADR)在与所连接的板导线段(PLi)上产生一个电位，该电位对于存储器的每个工作状态具有确定值。