| 主权项 |
1.一种半导体装置之制造方法,其特征为包含:(a)第一导体形成步骤,其系形成于半导体基板上;(b)第一绝缘膜形成步骤,其系形成于前述第一导体上;及(c)热处理步骤,其系于前述步骤(b)之后,于包含水及氢的环境中,在前述半导体基板上实施热处理。2.如申请专利范围第1项之半导体装置之制造方法,其中在前述步骤(c)后,前述第一导体未氧化。3.如申请专利范围第1项之半导体装置之制造方法,其中在前述步骤(c)后,前述第一绝缘膜氧化。4.如申请专利范围第1项之半导体装置之制造方法,其中在前述步骤(c)后,前述第一绝缘膜晶化。5.如申请专利范围第1项之半导体装置之制造方法,其中前述步骤(c)时之前述水与氢的分压比约为1:1。6.如申请专利范围第1项之半导体装置之制造方法,其中前述第一导体系铂族金属或铜。7.如申请专利范围第6项之半导体装置之制造方法,其中前述铂族金属系自铂(Pt)、钯(Pd)、钌(Ru)、铱(Ir)、铑(Rh)中选出之金属。8.如申请专利范围第1项之半导体装置之制造方法,其中前述第一绝缘膜系氧化物。9.如申请专利范围第8项之半导体装置之制造方法,其中前述氧化物系自五氧化二钽、BaxSrl-xTiO3.三氧化二铝、氧化钛、氧化铪、氧化锆、三氧化钡钛或三氧化锶钛中选出者。10.一种半导体装置之制造方法,其特征为包含:(a)第一导体形成步骤,其系形成于半导体基板上;(b)第二导体形成步骤,其系形成于前述第一导体上;(c)第三导体形成步骤,其系形成于前述第二导体上;(d)第一绝缘膜形成步骤,其系形成于前述第三导体上;及(e)热处理步骤,其系于前述步骤(d)后,在包含水及氢的环境中,于前述半导体基板上实施热处理。11.如申请专利范围第10项之半导体装置之制造方法,其中在前述步骤(e)后,前述第一至第三导体未氧化。12.如申请专利范围第10项之半导体装置之制造方法,其中在前述步骤(e)后,前述第一绝缘膜氧化。13.如申请专利范围第10项之半导体装置之制造方法,其中在前述步骤(e)后,前述第一绝缘膜晶化。14.如申请专利范围第10项之半导体装置之制造方法,其中前述步骤(e)时之前述水与氢的分压比约为1:1。15.如申请专利范围第10项之半导体装置之制造方法,其中前述第一导体包含多晶矽,前述第二导体包含钨及氮化钨。16.如申请专利范围第10项之半导体装置之制造方法,其中前述第一导体包含钨,前述第二导体包含钨及氮化钨。17.如申请专利范围第10项之半导体装置之制造方法,其中前述第一导体包含:包含矽之钨,前述第二导体包含钨及氮化钨。18.如申请专利范围第10项之半导体装置之制造方法,其中前述第一导体系铂族金属或铜。19.如申请专利范围第18项之半导体装置之制造方法,其中前述铂族金属系自铂(Pt)、钯(Pd)、钌(Ru)、铱(Ir)、铑(Rh)中选出之金属。20.如申请专利范围第10项之半导体装置之制造方法,其中前述第一绝缘膜系氧化物。21.如申请专利范围第20项之半导体装置之制造方法,其中前述氧化物系自五氧化二钽、BaxSrl-xTiO3.三氧化二铝、氧化钛、氧化铪、氧化锆、三氧化钡钛或三氧化锶钛中选出者。22.一种半导体装置之制造方法,其特征为:在半导体基板上具有包含,包含源极、汲极及闸极之数个选择用MISFET,及数个资讯储存用电容之记忆体单元,且包含:(a)第一导体形成步骤,其系与前述MISFET之源极或汲极电性连接;(b)第二导体形成步骤,其系形成于前述第一导体上;(c)前述第三导体形成步骤,其系形成于前述第二导体上;(d)第一绝缘膜形成步骤,其系形成于前述第三导体上;(e)热处理步骤,其系在包含水与氢之环境中,在前述半导体基板上实施热处理;及(f)第四导体形成步骤,其系形成于前述第一绝缘膜上。23.如申请专利范围第22项之半导体装置之制造方法,其中前述第三导体、第一绝缘膜及第四导体形成前述资讯储存用电容。24.如申请专利范围第22项之半导体装置之制造方法,其中在前述步骤(e)后,前述第一至第三导体未氧化。25.如申请专利范围第22项之半导体装置之制造方法,其中在前述步骤(e)后,前述第一绝缘膜氧化。26.如申请专利范围第22项之半导体装置之制造方法,其中在前述步骤(e)后,前述第一绝缘膜晶化。27.如申请专利范围第22项之半导体装置之制造方法,其中前述步骤(e)时之前述水与氢的分压比约为1:1。28.如申请专利范围第22项之半导体装置之制造方法,其中前述第一导体包含多晶矽,前述第二导体包含钨及氮化钨。29.如申请专利范围第22项之半导体装置之制造方法,其中前述第一导体包含钨,前述第二导体包含钨及氮化钨。30.如申请专利范围第22项之半导体装置之制造方法,其中前述第一导体包含,包含矽之钨,前述第二导体包含钨及氮化钨。31.如申请专利范围第22项之半导体装置之制造方法,其中前述第一导体系铂族金属或铜。32.如申请专利范围第31项之半导体装置之制造方法,其中前述铂族金属系自铂(Pt)、钯(Pd)、钌(Ru)、铱(Ir)、铑(Rh)中选出之金属。33.如申请专利范围第22项之半导体装置之制造方法,其中前述第一绝缘膜系氧化物。34.如申请专利范围第33项之半导体装置之制造方法,其中前述氧化物系自五氧化二钽、BaxSrl-xTiO3.三氧化二铝、氧化钛、氧化铪、氧化锆、三氧化钡钛或三氧化锶钛中选出者。35.一种半导体装置之制造方法,其特征为包含:(a)第一导体形成步骤,其系形成于半导体基板上;(b)第一绝缘膜形成步骤,其系形成于前述第一导体上;及(c)热处理步骤,其系于包含水及氢的环境中,以200℃~400℃在前述半导体基板上实施热处理。36.如申请专利范围第35项之半导体装置之制造方法,其中还包含:(d)第二绝缘膜形成步骤,其系形成于前述半导体基板及第一绝缘膜上;及(e)配线形成步骤,其系形成于前述第二绝缘膜上。37.如申请专利范围第36项之半导体装置之制造方法,其中前述(c)步骤系在前述(b)步骤与(d)步骤之间实施。38.一种半导体装置之制造方法,其特征为包含:(a)第一导体形成步骤,其系形成于半导体基板上;(b)第二导体形成步骤,其系形成于前述第一导体上;(c)第三导体形成步骤,其系形成于前述第二导体上;(d)第一绝缘膜形成步骤,其系形成于前述第三导体上;(e)热处理步骤,其系在包含水与氢之环境中,以200℃~400℃在前述半导体基板上实施热处理。39.如申请专利范围第38项之半导体装置之制造方法,其中还包含:(f)第二绝缘膜形成步骤,其系形成于前述半导体基板及第一绝缘膜上;及(g)配线形成步骤,其系形成于前述第二绝缘膜上。40.如申请专利范围第39项之半导体装置之制造方法,其中前述(e)步骤系在前述(d)步骤与(f)步骤之间实施。41.一种半导体装置之制造方法,其特征为:在半导体基板上具有包含,包含源极、汲极及闸极之数个选择用MISFET,及数个资讯储存用电容之记忆体单元,且包含:(a)第一导体形成步骤,其系与前述MISFET之源极或汲极电性连接;(b)第二导体形成步骤,其系形成于前述第一导体上;(c)第三导体形成步骤,其系形成于前述第二导体上;(d)第一绝缘膜形成步骤,其系形成于前述第三导体上;(e)热处理步骤,其系在包含水与氢之环境中,以200℃~400℃在前述半导体基板上实施热处理;及(f)第四导体形成步骤,其系形成于前述第一绝缘膜上。42.如申请专利范围第41项之半导体装置之制造方法,其中还包含:(g)第二绝缘膜形成步骤,其系形成于前述半导体基板及第四导电体上;及(h)配线形成步骤,其系形成于前述第二绝缘膜上。43.如申请专利范围第42项之半导体装置之制造方法,其中前述(e)步骤系在前述(d)步骤与(g)步骤之间实施。44.一种半导体装置之制造方法,其特征为包含:(a)第一导体形成步骤,其系形成于半导体基板上;(b)第一绝缘膜形成步骤,其系形成于前述第一导体上;及(c)热处理步骤,其系于前述步骤(b)之后,在前述第一绝缘膜被氧化,前述第一导体未被氧化的条件下实施热处理。45.如申请专利范围第44项之半导体装置之制造方法,其中前述步骤(c)之热处理系在包含水与氢的环境中实施。46.如申请专利范围第1项之半导体装置之制造方法,其中前述步骤(c)之热处理系在200℃~400℃的温度下实施。47.一种半导体装置之制造方法,其特征为包含:(a)第一导体形成步骤,其系形成于半导体基板上;(b)第一绝缘膜形成步骤,其系形成于前述第一导体上;及(c)热处理步骤,其系在前述步骤(b)后,于包含水与氢之环境中,在前述半导体基板上实施,且系于前述热处理温度下,前述水对前述氢之分压比([H2O]/[H2])大于前述温度下,系1(前述第一绝缘膜+氢)与系2(组成前述第一绝缘膜之金属+水)于平衡状态时之水对氢之分压比([H2O]eq1/[H2]eq1),并小于前述温度下,系3(前述第一导体之氧化物+氢)与系4(前述第一导体+水)于平衡状态时之水对氢之分压比([H2O]eq2/[H2]eq2)的条件下实施。48.如申请专利范围第47项之半导体装置之制造方法,其中前述第一导体系铂族金属或铜。49.如申请专利范围第8项之半导体装置之制造方法,其中前述氧化物系且氧化二钽。50.一种半导体装置之制造方法,其特征为包含:(a)第一导体形成步骤,其系形成于半导体基板上;(b)第二导体形成步骤,其系形成于前述第一导体上;(c)第三导体形成步骤,其系形成于前述第二导体上;(d)第一绝缘膜形成步骤,其系形成于前述第三导体上;及(e)热处理步骤,其系在前述步骤(d)后,于包含水与氢之环境中,在前述半导体基板上实施,且系于前述热处理温度下,前述水对前述氢之分压比([H2O]/[H2])大于前述温度下,系1(前述第一绝缘膜+氢)与系2(组成前述第一绝缘膜之金属+水)于平衡状态时之水对氢之分压比([H2O]eq1/[H2]eq1),并小于前述温度下,系3(前述第一导体之氧化物+氢)与系4(前述第一导体+水)于平衡状态时之水对氢之分压比([H2O]eq2/[H2]eq2)的条件下实施。51.如申请专利范围第50项之半导体装置之制造方法,其中前述第一导体系铂族金属或铜。52.如申请专利范围第50项之半导体装置之制造方法,其中前述氧化物系五氧化二钽。53.如申请专利范围第50项之半导体装置之制造方法,其中各前述第一导体包含钨。54.一种半导体装置,其特征为包含:(a)第一导体,其系形成于半导体基板上;(b)第二导体,其系形成于前述第一导体上;(c)第三导体,其系形成于前述第二导体上;及(d)第一绝缘膜,其系形成于前述第三导体上;且前述第三导体或第二导体系自组成第一绝缘膜之金属,在含水与氢之环境中未被氧化的材料。55.如申请专利范围第54项之半导体装置,其中前述第一导体包含多晶矽,前述第二导体包含钨及氮化钨。56.如申请专利范围第54项之半导体装置,其中前述第一导体包含钨,前述第二导体包含钨及氮化钨。57.一种半导体装置,其特征为包含:(a)第一导体,其系形成于半导体基板上;(b)第二导体,其系形成于前述第一导体上;(c)第三导体,其系形成于前述第二导体上;及(d)第一绝缘膜,其系形成于前述第三导体上;且前述第一导体包含,包含矽之钨,前述第二导体包含钨及氮化钨。图式简单说明:图1系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图2系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分平面图。图3系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图4系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图5系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图6系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图7系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图8系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图9系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图10系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图11系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图12系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图13系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图14系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图15系显示氧化钽模热处理时之水蒸气及氢之分压比图。图16系显示氧化钽模热处理时之水蒸气及氢之分压比图。图17系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图18系显示本发明第一种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分平面图。图19系显示本发明第二种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图20系显示本发明第二种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图21系显示本发明第三种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图22系显示本发明第三种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图23系显示本发明第四种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图24系显示本发明第四种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。图25系显示本发明第四种实施形态之半导体积体电路装置之制造方法的半导体基板重要部分剖面图。 |
