| 主权项 |
1.一种内容可定址记忆体(CAM)阵列,包含:一CAM单元,其具有:一资料储存装置;一包括第一和第二旁路开关堆叠的旁路闸,该第一旁路开关以串联方式耦合至于该节点上的该第二旁路开关;一资料储存装置操作性地控制该第二旁路开关;和一第三旁路开关连接到该节点以用于侦测该资料储存装置的逻辑状态。2.如申请专利范围第1项中的阵列,其中:该第一旁路开关操作性地受一搜寻线所控制;和该第三旁路开关耦合至第一位元线并且操作性地受第一字元线所控制。3.如申请专利范围第2项中的阵列,进而包含连接该资料储存装置和第二位元线之间的第四旁路开关,该第四旁路开关操作性地受第二字元线所控制。4.如申请专利范围第3项中的阵列,其中该资料储存装置为一电容器。5.如申请专利范围第4项中的阵列,其中该第一位元线和该第二位元线为一条线。6.如申请专利范围第4项中的阵列,其中该搜寻线和该第二位元线为一条线。7.如申请专利范围第3项中的阵列,其中每个第一、第二、第三、第四旁路开关为一场效电晶体(FET)。8.如申请专利范围第3项中的阵列,其中每个第一、第二、第三、第四旁路开关为一N型态装置。9.如申请专利范围第3项中的阵列,其中该旁路闸为一符合线旁路闸的一部份并且耦合于符合线和接地之间。10.如申请专利范围第3项中的阵列,其中该资料储存装置储存一二进位位元,并且该位元的逻辑数値可以经由该第三旁路开关来读取以被确定而不需损坏储存于该资料储存装置中的位元。11.如申请专利范围第10项中的阵列,其中一CAM搜寻可以于读取储存在该资料储存装置中的位元之后及于完成将后续更新-写入于该相同资料储存装置之前来被执行。12.如申请专利范围第10项中的阵列,其中该第二位元线被调适成储存该位元于CAM搜寻操作期间内。13.如申请专利范围第10项中的阵列,其中该位元可以透过地第四旁路开关于CAM搜寻运作期间内以不干扰该CAM搜寻运作来被转移到该资料储存装置。14.如申请专利范围第1项中的阵列,其中该第一位元线被耦合至感测放大器(SA)以调适成侦测该第二旁路开关的状态。15.如申请专利范围第1项中的阵列,其中该第一位元线和该第二位元线为操作性地耦合至一被调适来储存该位元的暂存器。16.一种用以执行数个CAM搜寻于一CAM阵列中且其具有一可搜寻资料字元储存在数个储存电容器中的CAM项目之方法,包含下列步骤(a)执行该字元之非损坏性的确定;(b)于执行(a)之后,执行一CAM搜寻。17.如申请专利范围第16项中的方法,进而包含:(c)将该字元写回数个储存电容器,其中(b)于(c)完成前被执行。18.如申请专利范围第16项中的方法,进而包含:(d)于(a)中所确定字元上执行和错误侦测程序。19.如申请专利范围第17项中的方法,进而包含:(d)于(a)中所确定字元上执行和错误侦测程序,其中(d)于(c)之前完成。20.一数位系统包含:一CAM单元包括:一资料储存装置;包括第一和第二旁路开关堆叠的旁路闸,该第一旁路开关于一节点上用串联方式耦合至第二旁路开关;一操作性地受该第二旁路开关控制的资料储存装置;和一连接到该节点以侦测该资料储存装置之逻辑状态的第三旁路开关。图式简单说明:图1为相关技艺之损坏性读取DCAM单元的区块电路图。图2A为根据本发明具体实施例之支援非损坏性读取和可搜寻被储存资料的"隐藏"更新之DCAM单元电路图。图2B为图2A本发明DCAM单元之另一具体实施例的电路图,其中分离的位元线被提供来读取和写入。图2C为图2A本发明DCAM单元之另一具体实施例的电路图,其中分离的位元线被提供来读取和写入,并且提供分离的搜寻线。图3为例示装置、资料、和控制讯号之间的时序关系(timing relationships)及例示操作图2A本发明DCAM单元的方法之时序图。图4绘出包括包含如图2A、2B、2C中所绘DCAM单元的CAM阵列之代表性数位系统。 |
