| 主权项 |
1.具有至少一个存储单元的半导体存储器，其中，存储单元具有如下特征：设有一个N沟道选择晶体管(AT1、AT2；AT11、AT12)及一个N沟道存储晶体管(ST1、ST2；ST11、ST12)，N沟道选择晶体管(AT1、AT2；AT11、AT12)具有一条选择栅极引线及两条选择沟道引线，其中，选择栅极引线与一条通往存储单元(Z1、Z2；Z11、Z12)的行导线(AG1)相连，N沟道存储晶体管(ST1、ST2；ST11、ST12)具有一条存储栅极引线(KG1、KG2；KG11、KG12)及两条存储沟道引线，一条第二存储沟道引线和一条第一选择沟道引线相互连接，其中，一条第一存储沟道引线或者一条第二选择沟道引线与一条通往存储单元(Z1、Z2；Z11、Z12)的列导线(SP1)相连，其中，半导体存储器具有至少一个其上有一条第一和一条第二传输沟道引线的传输晶体管(TT1、TT2；TT11、TT12)，其中，第一传输沟道引线与存储栅极引线(KG1、KG2；KG11、KG12)相连，其特征在于具有如下特征：传输晶体管是作为P沟道传输晶体管(TT1、TT2；TT11、TT12)实现的，第二传输沟道引线与通往存储单元(Z1、Z2；Z11、Z12)的行导线(AG1、AG2；AG1、AG2)相连，设有一条写信号导线(SCHRX)，该写信号导线与传输栅极引线相连，使传输晶体管(TT1、TT2；TT11、TT12)可经该写信号导线(SCHRX)驱动，设有一个N沟道放电晶体管(ET1、ET2；ET11、ET12)，该N沟道放电晶体管具有一条放电栅极引线及一条第一和一条第二放电沟道引线，其中，第一放电沟道引线与存储栅极引线(KG1、KG2；KG11、KG12)相连，其中，第二放电沟道引线是接地的，并且其中，放电栅极引线与写信号导线(SCHRX)相连。 |
